將模塊附接于晶片襯底上的方法
【專利說明】
[0001] 主張優先權
[0002] 本申請案主張2013年1月24日提出申請且標題為"將模塊附接于晶片襯底上的 方法（METHODSOFATTACHINGAMODULEONWAFERSUBSTRATE) "的瓦伊霍維沙爾（Vaibhaw Vishal)等人的共同擁有、同在申請中的第61/756, 225號美國臨時專利申請案的優先權權 益，所述臨時專利申請案的全部揭示內容以引用的方式并入本文中。
技術領域
[0003] 本發明的實施例涉及高溫工藝條件測量裝置，且更特定來說，涉及一種用于將熱 屏蔽模塊附接于工藝條件測量裝置的晶片襯底上的設備及方法。
【背景技術】
[0004] 半導體制作通常涉及眾多精密且復雜處理步驟。對每一工藝步驟的監測及評價是 至關緊要的，以確保制造準確度并最終實現成品裝置的所要性能。遍及眾多工藝（例如成 像工藝、沉積及生長工藝、蝕刻及遮蔽工藝），（舉例來說）在每一步驟期間謹慎控制溫度、 氣流、真空壓力、化學氣體或等離子組合物及暴露距離是關鍵的。仔細注意每一步驟中所涉 及的各種處理條件是優化半導體或薄膜工藝的要求。與優化處理條件的任何偏差均可致使 后續集成電路或裝置以次標準水平執行，或者更糟糕的情況是，完全失敗。處理條件包含用 以控制半導體或其它裝置制造的參數或者制造者將期望監測的條件。
[0005] 在處理腔室內，處理條件可變化。例如溫度、氣體流率及/或氣體組合物等處理條 件的變化極大地影響集成電路的形成且因此影響集成電路的性能。使用具有與集成電路或 其它裝置相同或類似的材料的類襯底裝置來測量處理條件提供對所述條件的最準確測量， 這是因為所述襯底的導熱率與將被處理的實際電路相同。對于實際上所有工藝條件來說， 在整個腔室中存在梯度及變化。因此，跨越襯底的表面也存在這些梯度。為了在襯底處精 確地控制處理條件，關鍵在于在襯底上采取測量且自動化控制系統或操作者可獲得讀數， 使得可易于實現腔室處理條件的優化。
[0006] 近年來，已發展了低輪廓無線測量裝置。其通常安裝于襯底上以測量處理條件。 對于低輪廓無線測量裝置在高溫環境（例如，大于約150°C的溫度）中工作，裝置的特定關 鍵組件（例如薄電池及微處理器）必須能夠在所述裝置暴露于高溫環境時起作用。一般來 說，背部AR涂覆（BARC)工藝在250°C下操作；CVD工藝可在約500°C的溫度下操作；且PVD 工藝可在約300°C下操作。遺憾的是，適于與測量裝置一起使用的電池及微處理器無法耐受 超過150°C的溫度。盡管有線測量裝置可測量高于150°C的溫度，但其并非優選的，這是因 為其為笨重的且需要與測量相關聯的長停機時間。
[0007] 為了使無線測量裝置在高于150°c的溫度下工作，已建議低輪廓熱屏蔽模塊用于 保護測量裝置的溫度敏感組件（即，CPU、電池）。這些模塊通常附接到晶片襯底。已建議 與模塊到晶片襯底的附接相關聯的一些方法。
[0008] 熱屏蔽模塊的常規安裝的一個實例展示于圖5中。可通過將一或多個鉚釘形銷 102插入于襯底101中的相應凹穴103 (稱為T形槽）而以常規方式將模塊（未展示）附接 到所述襯底。特定來說，將鉚釘形銷102插入于T形槽中，且用適合粘合劑（例如環氧樹脂 或聚酰亞胺）填充穴103的其余部分。借助此方法，必須研磨晶片，且在研磨工藝期間引入 微裂痕將削弱晶片。并且，使鉚釘銷滑動到T形槽中可致使T形槽的唇部破裂。另外，如果 鉚釘銷頭的高度稍微高于T形槽高度或如果全部鉚釘銷不落在完全相同平面上，那么T形 槽可能斷裂。
[0009] 本發明的實施例出現在此上下文內。
【發明內容】
[0010] 根據本發明的各方面，一種用于將模塊安裝到襯底的附接裝置包括具有兩端的模 塊支腿以及模塊支腳。所述模塊支腿的一端經配置以附接到所述模塊的底部表面且所述模 塊支腿的另一端經配置以附接到所述模塊支腳。所述模塊支腳的至少一部分經配置以附接 到所述襯底。并且，所述模塊支腳的表面區域的一部分經配置以在將所述模塊安裝到所述 襯底時暴露于由所述模塊覆蓋的區域外部。
[0011] 根據本發明的額外方面，一種工藝條件測量裝置包括：襯底，其中測量電子器件及 互連布線形成于所述襯底上；一或多個模塊；及一或多個附接裝置，其用于將所述模塊安 裝于晶片襯底上。所述模塊中的每一者包含溫度敏感組件。所述附接裝置中的每一者包括 具有兩端的模塊支腿以及模塊支腳。所述模塊支腿的一端附接到所述模塊的底部表面且所 述模塊支腿的另一端附接到所述模塊支腳。所述模塊支腳的至少一部分附接到所述晶片襯 底。并且，所述模塊支腳的大表面區域暴露于由所述模塊覆蓋的區域外部。
【附圖說明】
[0012] 在閱讀以下詳細說明且在參考所附圖式后，本發明的目標及優點將變得顯而易 見，在所附圖式中：
[0013] 圖1A圖解說明根據本發明的一方面的用于將模塊安裝于晶片襯底上的附接裝 置。
[0014] 圖1B是根據本發明的一方面的附接裝置的模塊支腿。
[0015] 圖1C圖解說明根據本發明的一方面的具有附接裝置的熱屏蔽模塊。
[0016] 圖2A圖解說明根據本發明的一方面的用于將熱屏蔽模塊安裝于晶片襯底上的附 接裝置。
[0017] 圖2B圖解說明根據本發明的一方面的具有附接裝置的熱屏蔽模塊。
[0018] 圖3A圖解說明根據本發明的一方面的用于將熱屏蔽模塊安裝于晶片襯底上的附 接裝置。
[0019] 圖3B圖解說明根據本發明的一方面的具有附接裝置的熱屏蔽模塊。
[0020] 圖4A圖解說明根據本發明的一方面的用于將熱屏蔽模塊安裝于晶片襯底上的附 接裝置。
[0021] 圖4B是圖4A的附接裝置的一部分的橫截面圖。
[0022] 圖5是圖解說明現有技術安裝系統的一部分的部分剖面圖。
【具體實施方式】
[0023] 盡管以下詳細說明出于圖解說明的目的而含有許多特定細節，但所屬領域的任何 技術人員將了解，以下細節的許多變化及更改在本發明的范圍內。因此，下文所描述的本發 明的示范性實施例是在不失本發明的一般性的情況下且在不對所主張發明強加限制的情 況下陳述的。另外，由于可以若干種不同定向來定位本發明的實施例的組件，因此出于圖解 說明的目的且絕不以限制方式使用方向性術語。應理解，在不背離本發明的范圍的情況下， 可利用其它實施例并可做出結構或邏輯改變。
[0024] 在此文獻中，使用術語"一（a及an) "（如在專利文獻中常見的）來包含一個或一 個以上。在此文獻中，除非另有指示，否則使用術語"或（or) "來指非排他性"或"，使得"A或 B"包含"A但非B"、"B但非A"以及"A及B"。因此，不應將以下詳細說明視為具有限制意 義，且本發明的范圍由所附權利要求書界定。"可選（optional) "或"任選地（optionally) " 意指隨后描述的情況可能發生或可能不發生，使得說明包含所述情況發生的實例及所述情 況不發生的實例。舉例來說，如果裝置任選地含有特征A，那么此意指特征A可能存在或可 能不存在，且因此，說明包含其中裝置擁有特征A的結構及其中特征A不存在的結構兩者。
[0025] 另外，可以范圍格式在本文中呈現濃度、量及其它數字數據。應理解，僅為方便及 簡潔起見而使用此范圍格式，且此范圍格式應被靈活地解釋為不僅包含明確敘述為對范圍 的限制的數值，而且還包含涵蓋在所述范圍內的全部個別數值或子范圍如同每一數值及子 范圍被明確敘述。舉例來說，約lnm到約200nm的厚度范圍應被解釋為不僅包含對約lnm 及約200nm的所明確敘述限制，而且還包含例如（但不限于）2nm、3nm、4nm的個別大小，以 及在所敘述限制內的例如l〇nm到50nm、20nm到100nm等的子范圍。
[0026] 根據本發明的各方面，工藝條件測量裝置可包含晶片襯底及附接到襯底的一或多 個熱屏蔽模塊。晶片襯底可為與由襯底處理系統處理的標準襯底相同的大小及形狀。襯底 可由與由所述系統處理的標準襯底相同的材料制成。舉例來說，如果測量裝置用于監測處 理硅晶片的半導體晶片處理系統中的工藝條件，那么襯底可由硅制成。標準大小的硅襯底 的實例包含（但不限于）15〇1111]1、20〇1111]1、30〇1111]1及45〇1111]1。測量電子器件及互連布線可形成于 襯底表面上。以實例的方式而非限制的方式，測量電子器件可包含存儲器、收發器及一或多 個工藝條件傳感器（例如，電磁傳感器、熱傳感器及光學或電傳感器）。各種類型的傳感器 的細節可在2010年9月28日提出申請的序列號為12/892,841的共同受讓、同在申請中的 美國專利申請案中找到，且所述申請案出于所有目的而以引用的方式完全并入本文中。這 些測量電子器件是由電池供電且經配置以經由互連布線（例如，總線）而與CPU交換電子 信號。CPU