用于半導體封裝的襯底及其形成方法
【技術領域】
[0001]本發明涉及半導體封裝且更特別地涉及用于半導體封裝的襯底，形成該襯底的方法，形成具有該襯底的半導體封裝體，及以該襯底封裝半導體芯片的方法。
【背景技術】
[0002]可制造性在半導體封裝中是重要的考慮，因為它具有對封裝成本的直接影響。因此，為減少封裝成本，需要具有有助于半導體封裝工藝的襯底。
【發明內容】
[0003]因此，在第一方面中，本發明提供形成用于半導體封裝的襯底的方法。該方法包括提供載體及在載體上形成多個外墊，形成在載體上的外墊限定了第一導電層。實施模塑操作以便在載體上以模塑化合物形成第一絕緣層。該第一導電層被埋在第一絕緣層中。在該第一導電層上形成多個接合墊、多個導電線路及多個微通孔中的一個或多個，且形成在該第一導電層上的接合墊、導電線路及微通孔中的一個或多個限定了第二導電層。
[0004]在第二方面中，本發明提供用于半導體封裝的襯底。該襯底包括載體及形成在載體上的多個外墊，且形成在載體上的外墊限定了第一導電層。第一絕緣層以模塑化合物形成在載體上。該第一導電層被埋在第一絕緣層中。多個接合墊、多個導電線路及多個微通孔中的一個或多個形成在該第一導電層上，且形成在該第一導電層上的接合墊、導電線路及微通孔中的一個或多個限定了第二導電層。
[0005]在第三方面中，本發明提供封裝半導體芯片的方法。該方法包括提供依據所述第一方面的方法形成的用于半導體封裝的襯底，將該半導體芯片附接到該襯底的外墊中的一個以及晶粒墊上，利用多個線電氣連接該半導體芯片與該襯底的接合墊，以密封劑密封該半導體芯片、線及接合墊，及移除載體以暴露該第一導電層。
[0006]在第四方面中，本發明提供半導體封裝體，所述半導體封裝體包括多個外墊，且外墊限定了第一導電層。該第一導電層被埋在第一絕緣層中，且第一絕緣層以模塑化合物形成。晶粒墊、多個接合墊、多個導電線路及多個微通孔中的一個或多個形成在該第一導電層上，且形成在該第一導電層上的晶粒墊、接合墊、導電線路及微通孔中的一個或多個限定了第二導電層。半導體芯片附接在外墊中的一個及晶粒墊上，且多個線電氣連接該半導體芯片與接合墊。密封劑密封該半導體芯片、線及接合墊。
[0007]結合附圖，本發明的其他方面及優點將通過以下詳細描述變得明顯，附圖以示例的方式示出本發明的原理。
【附圖說明】
[0008]本發明的優選實施方案的以下詳細說明將在配合附圖閱讀時更佳地了解。本發明是通過舉例說明的且不受限于所附附圖，其中類似的附圖標記表示類似的元件。應了解的是，附圖未依比例繪制且已簡化以便容易了解本發明。
[0009]圖1至圖4是顯示依據本發明的實施方案的形成用于半導體封裝的襯底的方法的放大橫截面圖；
[0010]圖5與圖6是顯示以圖4的襯底封裝半導體芯片的方法的放大橫截面圖；
[0011]圖7是依據本發明另一實施方案的用于半導體封裝的襯底的放大橫截面圖；
[0012]圖8是以圖7的襯底形成的半導體封裝體的放大橫截面圖；
[0013]圖9與圖10是顯示形成用于半導體封裝的襯底的方法的另一實施方案的放大橫截面圖；
[0014]圖11是以圖10的襯底形成半導體封裝體的放大橫截面圖；
[0015]圖12與圖13是顯示形成用于半導體封裝的襯底的方法的又一實施方案的放大橫截面圖；
[0016]圖14是以圖13的襯底形成的半導體封裝體的放大橫截面圖；
[0017]圖15至圖21是顯示依據本發明另一實施方案的形成用于半導體封裝的襯底的方法的放大橫截面圖；
[0018]圖22是以圖21的襯底形成的半導體封裝體的放大橫截面圖；
[0019]圖23至圖27是顯示依據本發明再一實施方案的形成用于半導體封裝的襯底的方法的放大橫截面圖；
[0020]圖28是以圖27的襯底形成的半導體封裝體的放大橫截面圖；
[0021]圖29至圖31是顯示依據本發明又一實施方案的形成用于半導體封裝的襯底的方法的放大橫截面圖；
[0022]圖32是顯示依據本發明另一實施方案的用于半導體封裝的襯底的放大橫截面圖；
[0023]圖33是以圖31的襯底形成的半導體封裝體的放大橫截面圖；
[0024]圖34至圖36是顯示依據本發明再一實施方案的形成用于半導體封裝的襯底的方法的放大橫截面圖；
[0025]圖37是以圖36的襯底形成的半導體封裝體的放大橫截面圖；
[0026]圖38是依據本發明另一實施方案的用于半導體封裝的襯底的外墊的放大橫截面圖；
[0027]圖39至圖42是顯示依據本發明的實施方案的在絕緣層上形成導電薄膜層的方法的放大橫截面圖；及
[0028]圖43與圖44是顯示依據本發明另一實施方案的在絕緣層上形成導電薄膜層的方法的放大橫截面圖。
【具體實施方式】
[0029]以下配合附圖提出的詳細說明是欲作為本發明目前優選實施方案的說明，且不是要表示本發明可實施的唯一形式。應了解的是相同或相等的功能可通過包含在本發明范圍內的不同實施方案達成。在附圖中，全部使用類似符號表示類似元件。
[0030]圖1至4是顯示依據本發明的實施方案的形成用于半導體封裝的襯底10的方法的放大橫截面圖。
[0031]以下請參閱圖1，提供了載體12且多個外墊14形成在載體12上，且形成在載體12上的外墊14限定了第一導電層。在所示實施方案中，在形成外墊14之前，在載體12上形成第一或底精整層15。在另一實施方案中，可在移除載體12后在完成半導體封裝工藝時形成底精整層15。
[0032]載體12作為襯底10的其他元件的支持構件且可由任何比較硬且導電的適合材料構成。舉例而言，載體12可由單一金屬層、多包覆金屬層或金屬精整涂布層構成。例如，載體12可為鋼或銅(Cu)板。多個凹槽(未圖示)可預成形在載體12上。
[0033]在所示實施方案中，通過在載體12上形成光阻層16及圖案化光阻層16以在光阻層16中形成多個開口 18，在載體12上形成了第一導電層。一個或多個金屬層沉積在形成于光阻層16中的開口 18中，以形成該第一導電層。
[0034]在一個實施方案中，該第一導電層通過使用光阻層16作為掩模進行電鍍而形成。例如銅(Cu)的單一金屬層可沉積在開口 18中。或者，例如金(Au)和鎳(Ni)以及接下來的銅(Cu)的多金屬層可沉積在開口 18中。
[0035]以下請參閱圖2，移除了光阻層16且實施模塑操作，以便在載體12上以模塑化合物22形成第一絕緣層20。如圖2所示，該第一導電層被第一絕緣層20密封且被埋在第一絕緣層20中。形成在載體12上的第一絕緣層20包覆該第一導電層。
[0036]該模塑操作可通過注入、轉移或壓縮模塑工藝實施。模塑化合物22可為環氧樹脂化合物。
[0037]以下請參閱圖3，在模塑操作后，移除第一絕緣層20的一部分以暴露該下方導電層的表面24。導電薄膜層26形成在第一絕緣層20及該第一導電層上。在此實施方案中，導電薄膜層26是導電晶種層。
[0038]第一絕緣層20的該部分可通過機械研磨或拋光工藝移除，留下完全暴露且與第一絕緣層20的頂表面實質齊平的第一導電層的頂表面。
[0039]導電薄膜層26可由銅(Cu)構成且可通過無電鍍工藝形成。
[0040]以下請參閱圖4，在該第一導電層上形成了晶粒墊28、多個接合墊30及多個導電線路32，且形成在該第一導電層上的晶粒墊28、接合墊30及導電線路32限定了第二導電層。在所示實施方案中，第二或頂精整層34形成在第二導電層上。得到的襯底10可用以封裝半導體芯片。
[0041 ] 該第二導電層與該第一導電層電氣連接。在所示實施方案中，該第二導電層形成在該第一導電層及第一絕緣層20上，突出且重疊在第一絕緣層20上方。
[0042]該第二導電層可使用加成或半加成法及減去法中的一個形成在該第一導電層上。
[0043]在加成或半加成法中，第二光阻層(未圖示)形成在導電薄膜層26上且接著圖案化以暴露導電薄膜層26。接著通過使用圖案化的第二光阻層作為掩模進行電鍍而形成該第二導電層。該第二導電層可由單一金屬或多金屬層形成。在一個實施方案中，該第二導電層由銅(Cu)形成。在形成該第二導電層后，移除圖案化的第二光阻層。然后，通過例如化學蝕刻來移除導電薄膜層26的暴露部分。
[0044]在減去法中，通過電鍍在導電薄膜層26上形成金屬層。金屬層可由單一金屬或多金屬層形成。在一個實施方案中，金屬層由銅(Cu)形成。接著第二光阻層(未圖示)形成在該金屬層上且圖案化以暴露該金屬層。移除該金屬層及導電薄膜層26的暴露部分以形成第二導電層。這可通過化學蝕刻達成。一旦將其完成，移除該圖案化的第二光阻層。
[0045]第二精整層34可通過以鎳(Ni)、鈀(Pd)及金(Au)中的一個或多個電鍍而形成在第二導電層上。
[0046]如本領域普通技術人員可了解地，圖1至圖4顯示形成用于半導體封裝的襯底10的方法的一個實施方案。其他實施方案說明如下。如圖4所示，如此形成的襯底10包括載體12。多個外墊14形成在載體12上，且形成在載體12上的外墊14限定了第一導電層。第一絕緣層20以模塑化合物22形成在載體12上。該第一導電層被埋在第一絕緣層20中。晶粒墊28、多個接合墊30及多個導電線路32形成在該第一導電層上且限定了第二導電層。導電薄膜層26形成在該第一導電層上且至少部分地在第一絕緣層20上。在所示實施方案中，導電薄膜層26介于第一與第二導電層之間以及第一絕緣層20的某些部分與第二導電層之間。在此實施方案中，襯底10還包括介于載體12與該第一導電層之間的第一或底精整層15，以及形成在該第二導電層的頂表面上的第二或頂精整層34。
[0047]在已說明用于半導體封裝的襯底10的方法后，以下將參照圖5與圖6說明以襯底10封裝半導體芯片36的方法。
[0048]以下請參閱圖5，如圖所示地設置圖4的襯底10，且以粘著劑38將半導體芯片36附接在該襯底10的晶粒墊28上。接著半導體芯片36以多個線40電氣連接到襯底10的接合墊30。然后，以密封劑42密封半導體芯片36、線40及襯底