一種mtm反熔絲單元結構的制備方法
【技術領域】
[0001]本發明涉及一種反熔絲單元結構的制備方法，尤其是一種應用在集成電路中體硅CMOS、外延EPI和絕緣體上硅SOI材料上的MTM反熔絲單元結構的制備方法。
【背景技術】
[0002]當前可編程器件的技術主要有三種:基于反熔絲技術、基于Flash技術和基于SRAM技術。反熔絲技術的特征為:在未編程狀態下反熔絲單元處于高阻不導通狀態，編程過后反熔絲單元則處于低阻導通狀態。基于反熔絲技術的可編程器件憑借其集成度高、速度快、可靠性高、非易失性、硬件資源充裕、抗輻射能力強等優點，成為空間領域的主流技術。
[0003]對于反熔絲單元，典型的有三種結構:柵氧化層反熔絲單元結構、ONO反熔絲單元結構、MTM反熔絲單元結構。對于深亞微米工藝，柵氧化層反熔絲單元結構，編程電壓較低，但小于0.δμπι的反熔絲孔編程后電阻離散性大(500歐姆?幾兆歐姆)。ONO反熔絲單元結構，編程電壓高，使得對編程高壓管的耐壓要求較高，柵氧化層的厚度較大，同時ONO反熔絲單元結構的集成度相對MTM反恪絲單元結構較低，導通電阻和寄生電容較大。MTM反恪絲單元結構具有編程電壓低，對高壓管的耐壓要求低，有利于高壓器件的抗輻照加固工藝，廣泛應用于FPGA和PROM類電子產品。
[0004]MTM反熔絲單元由兩層電介質層和位于兩層電介質層之間的反熔絲介質層構成，再在上層金屬到下層金屬的通孔上或下形成完整的MTM反熔絲單元結構。其工作原理是編程時在MTM反熔絲單元結構的上下電極之間使用預設的編程電壓和編程電流，在很短的編程時間內讓反熔絲介質層熔穿，使其具有穩定的電特性導電通道，再根據集成電路需要進行編程形成不同的數據信息。
[0005]MTM反恪絲單元結構由于采用反恪絲介質(如娃、娃化合物等)，其泄漏電流偏大，當整個集成電路采用大量的MTM反熔絲單元結構，其漏電流將巨幅增加，無法滿足集成電路的應用要求，加上反熔絲介質層的淀積工藝存在的離散性，通常情況下集成電路的工作電流大，編程的合格率低。
【發明內容】
[0006]本發明要解決的技術問題是克服現有的技術問題，提供一種MTM反熔絲單元結構的制備方法，采用離子注入工藝方法在反熔絲介質層中注入離子，使反熔絲介質層中容易漏電的區域實現非晶化，提高反熔絲介質層擊穿電壓的一致性，使得MTM反熔絲單元在相同的擊穿電壓下具有更小的漏電特性和編程一致性，最終大大降低MTM反熔絲單元所在集成電路的功耗。
[0007]為了解決上述技術問題，本發明提供了如下的技術方案:
本發明一種MTM反熔絲單元結構的制備方法，包括以下步驟:
(I)在基于娃襯底的器件層上進行第一金屬間介質材料淀積，形成第一金屬間介質層，再在第一金屬間介質層上進行下層金屬材料淀積，形成下層金屬層；
(2)在下層金屬層上進行第一阻擋層材料淀積，形成第一阻擋層；
(3)在第一阻擋層上進行反熔絲介質材料淀積，形成反熔絲介質層；
(4)在反熔絲介質層上進行涂膠，形成離子注入阻擋層；
(5)對離子注入阻擋層的左、右兩部分進行曝光、顯影，留下中間部分；
(6)對反熔絲介質層未被步驟(5)得到的離子注入阻擋層阻擋的部分進行離子注入工藝處理，完成注入后去除離子注入阻擋層；
(7)在反熔絲介質層上進行第二阻擋層材料淀積，形成第二阻擋層；
(8)對反熔絲介質層的左、右兩部分進行刻蝕，留下中間部分的寬度大于步驟(5)得到的離子注入阻擋層的寬度，形成反熔絲單元結構的上電極板，刻蝕停止在下層的第一阻擋層上；
(9)對下層金屬層進行刻蝕，形成反熔絲單元結構的下電極板，刻蝕停止在下層的第一金屬間介質層上；
(10)在步驟(8)得到的反恪絲單元結構的上電極板上進行第二金屬間介質材料淀積，形成第二金屬間介質層，再對第二金屬間介質層的中間部分進行刻蝕，形成通孔結構，最后在第二金屬間介質層上進行上層金屬材料淀積，形成上層金屬層，對上層金屬層進行刻蝕，形成MTM反恪絲單元結構。
[0008]進一步地，離子注入工藝處理是利用離子注入機中產生的離子，通過30-80Kev的能量，1E11-5E13的劑量對反熔絲介質層未被步驟(5)得到的離子注入阻擋層阻擋的部分進行離子注入。
[0009]進一步地，離子注入工藝處理中的注入離子類型為Ar離子或硅離子中的一種。
[0010]進一步地，步驟(3)中得到的反熔絲介質層中的介質材料為非晶硅、多晶硅、硅或二氧化娃中的一種，反恪絲介質層的厚度為30~150nm。
[0011]進一步地，步驟(4)中得到的離子注入阻擋層中的介質材料為光刻膠、氮化硅或二氧化硅中的一種。
[0012]進一步地，步驟(I)中的第一金屬間介質材料淀積和步驟(10)中的第二金屬間介質材料淀積均采用PECVD法；步驟(I)中的下層金屬材料淀積、步驟(2)中的第一阻擋層材料淀積、步驟(3)中的反熔絲介質材料淀積、步驟(7)中的第二阻擋層材料淀積和步驟(10)中的上層金屬材料淀積均采用磁控濺射法。
[0013]進一步地，步驟(I)中得到的第一金屬間介質層和步驟(10)中得到的第二金屬間介質層的厚度均為500nm~1200nm ;步驟(I)中得到的下層金屬層和步驟(10)中得到的上層金屬層的厚度均為400nm~800nm ;步驟(I)中得到的第一阻擋層和步驟(7)中得到的第二阻擋層的材料均為鎢、鎢化鈦或鈦中的一種，第一阻擋層和第二阻擋層的厚度均為20nm~300nmo
[0014]本發明的有益效果:
1.對反熔絲介質層進行選擇性離子注入工藝處理，使反熔絲介質層中容易漏電的區域實現非晶化，提高反熔絲介質層擊穿電壓的一致性，使得MTM反熔絲單元在相同的擊穿電壓下具有更小的漏電特性和編程一致性，最終大大降低MTM反熔絲單元所在集成電路的功耗。
[0015]2.MTM反熔絲單元的加工工藝簡單，可控性強，具有很強的可操作性。
【附圖說明】
[0016]附圖用來提供對本發明的進一步理解，并且構成說明書的一部分，與本發明的實施例一起用于解釋本發明，并不構成對本發明的限制。在附圖中:
圖1為在基于硅襯底的器件層上完成第一金屬間介質淀積和下層金屬淀積的示意圖； 圖2為完成第一阻擋層材料淀積的示意圖；
圖3為完成反熔絲介質材料淀積的示意圖；
圖4為在反熔絲介質層上完成離子注入阻擋層涂覆后的示意圖；
圖5為離子注入阻擋層完成刻蝕后的示意圖；
圖6為對反熔絲介質層進行離子注入工藝處理的示意圖；
圖7為完成第二阻擋層淀積的示意圖；
圖8為形成反熔絲單元結構的上電極板后的示意圖；
圖9為形成反熔絲單元結構的下電極板后的示意圖；
圖10為MTM反熔絲單元結構的整體示意圖。
[0017]附圖標記說明:1_基于娃襯底的器件層，2a_第一金屬間介質層，2b_第二金屬間介質層，3-下層金屬層，4a-第一阻擋層，4b-第二阻擋層，5-反熔絲介質層，6-上層金屬層，7-離子注入阻擋層。
【具體實施方式】
[0018]本發明所列舉的實施例，只是用于幫助理解本發明，不應理解為對本發明保護范圍的限定，對于本技術領域的普通技術人員來說，在不脫離本發明思想的前提下，還可以對本發明進行改進和修飾，這些改進和修飾也落入本發明權利要求保護的范圍內。
[0019]本發明一種MTM反熔絲單元結構的制備方法，包括以下步驟:
(1)如圖1所示，在厚度為625nm，符合SEMI標準的基于硅襯底的器件層I上采用PECVD(等離子體增強化學氣相淀積)法進行第一金屬間介質材料淀積，形成厚度為500nm~1200nm的第一金屬間介質層2a，再在第一金屬間介質層2a上采用磁控濺射法進行下層金屬材料淀積，形成厚度為