存儲器單元陣列及形成存儲器單元陣列的方法
【技術領域】
[0001]本文中所揭示的實施例涉及存儲器單元陣列且涉及形成存儲器單元陣列的方法。
【背景技術】
[0002]存儲器是一種類型的集成電路，且可用于電子系統中以用于存儲數據。存儲器通常制造于一或多個個別存儲器單元陣列中。存儲器單元經配置以保留或存儲處于至少兩個不同可選擇狀態的存儲器。在二進制系統中，所述狀態被認為是“O”或“I”。在其它系統中，至少一些個別存儲器單元可經配置以存儲兩個以上水平或狀態的信息。經存儲的存儲器可為非易失性的，其中存儲器狀態經維持達大量時間段，且在許多情況下從電路完全移除電力。替代地，存儲器可為易失性的，從而需要刷新(即，重寫)且在許多情況下需要每秒多次刷新。
[0003]一種類型的非易失性存儲器是相變存儲器。此類存儲器使用具有在兩個不同相位之間(例如在非晶無序相位與結晶或多晶有序相位之間)切換的性質的可逆編程材料。兩個相位可與顯著不同值的電阻率相關聯。目前，典型相變材料是硫屬化物，但是也可開發其它材料。對于硫屬化物，當材料從非晶(更多電阻性)相位轉到結晶(更多導電性)相位時，電阻率可變動兩個或兩個以上數量級，且反之亦然。可通過局部地增加硫屬化物的溫度而獲得相變。在150°C以下，兩個相位均是穩定的。從非晶狀態開始且升到高于約400°C的溫度，微晶可發生快速成核，且如果將材料保持于結晶溫度下達足夠長時間段，那么其經歷相變以變得結晶。可通過將溫度升高到熔融溫度(約600°C )以上隨后快速冷卻而引起逆轉到非晶狀態。
[0004]在相變存儲器中，多個存儲器單元通常布置成行及列以形成陣列或子陣列。每一存儲器單元耦合到可由任何可切換裝置(例如PN二極管、雙極結晶體管、場效應晶體管等)實施的相應選擇或存取裝置。存取裝置通常與稱為存取線或字線者電耦合或形成其部分。電阻性電極與可切換裝置電耦合且包括經配置以在足夠電流從其中流過后就變熱的加熱器材料。接近于加熱器材料提供相變材料，由此形成可編程存儲元件。通過致使電流流過加熱器材料而獲得結晶溫度及熔融溫度，因此加熱相變材料。電極(通常稱為位線、數字線或選擇線)電耦合到相變材料。
[0005]其它類型的存儲器可不使用相變材料，可能會使用包括具有定位于其之間的可編程材料的一對電極的最簡單且最小形式的存儲器單元。
【附圖說明】
[0006]圖1是根據本發明的實施例的存儲器單元陣列的示意圖。
[0007]圖2是根據本發明的實施例的存儲器單元陣列的構造的圖解斜視圖。
[0008]圖3是圖1中的區域3的放大正視圖。
[0009]圖4是圖1中的區域4的放大正視圖。
[0010]圖5是對圖3的構造的替代實施例構造。
[0011]圖6是對圖3及5的構造的替代實施例構造。
[0012]圖7是根據本發明的實施例的過程中的襯底片段的圖解俯視平面圖。
[0013]圖8是通過圖7中的線8-8截取的圖7的襯底的視圖。
[0014]圖9是通過圖7中的線9-9截取的圖7的襯底的視圖。
[0015]圖10是圖7的襯底在由圖7展示的步驟之后的處理步驟處的視圖。
[0016]圖11是通過圖10中的線11-11截取的圖10的襯底的視圖。
[0017]圖12是圖11的襯底在由圖11展示的步驟之后的處理步驟處的視圖。
[0018]圖13是圖12的襯底在由圖12展示的步驟之后的處理步驟處的視圖。
[0019]圖14是圖13的襯底在由圖13展示的步驟之后的處理步驟處的俯視圖。
[0020]圖15是通過圖14中的線15-15截取的圖14的襯底的視圖。
[0021]圖16是圖14的襯底在由圖14展示的步驟之后的處理步驟處的視圖。
[0022]圖17是通過圖16中的線17-17截取的圖16的襯底的視圖。
[0023]圖18是通過圖16中的線18-18截取的圖16的襯底的視圖。
[0024]圖19是圖16的襯底在由圖16展示的步驟之后的處理步驟處的視圖。
[0025]圖20是通過圖19中的線20-20截取的圖19的襯底的視圖。
[0026]圖21是通過圖19中的線21-21截取的圖19的襯底的視圖。
[0027]圖22是根據本發明的實施例的過程中的襯底片段的圖解俯視平面圖。
[0028]圖23是通過圖22中的線23_23截取的圖22的襯底的視圖。
[0029]圖24是通過圖22中的線24_24截取的圖22的襯底的視圖。
[0030]圖25是圖22的襯底在由圖22展示的步驟之后的處理步驟處的視圖。
[0031]圖26是通過圖25中的線26-26截取的圖25的襯底的視圖。
[0032]圖27是通過圖25中的線27_27截取的圖25的襯底的視圖。
【具體實施方式】
[0033]圖1是根據本發明的一些實施例的前導存儲器單元陣列或子陣列及實例存儲器單元陣列或子陣列的示意表示。如此文檔中所使用，“子陣列”也可被視為陣列。圖1的存儲器陣列10包括存取線12 (例如，字線)、感測線14 (例如，位線)，及與存取線及感測線的相交點相關聯的個別存儲器單元16。存儲器單元16是相對于在高度上從埋入式存取線12向外延伸且沿著埋入式存取線12間隔開的支柱而制造，例如如下文中將描述。存取線12是相對于半導體襯底而埋入，且包括導電摻雜半導體材料(例如，經摻雜為η+的單晶硅，其中“η”是實例第一導電類型)。在一些實施例中，選擇裝置18(例如，二極管)位于個別存儲器單元16與存取線12之間。
[0034]導電摻雜半導體材料通常不如金屬材料導電。在此文檔的上下文中，“金屬材料”定義元素金屬、兩種或兩種以上元素金屬的合金及導電金屬化合物中的任一者或組合。鑒于此較低導電性，將存取線13提供為與埋入式存取線12進行電路并聯且在高度上從埋入式存取線12向外，由此形成個別埋入式存取線12及外部存取線13的線對15。多個導電通孔20是沿著個別埋入式及外部存取線的線對而提供，且電耦合個別埋入式及外部存取線的線對。多個存儲器單元16沿著線對15在緊鄰近通孔20之間。穿過通孔20的較高導電線13沿著個別存取線對15提供比單獨地使用導電摻雜半導體存取線12將產生的導電性大的導電性。
[0035]圖1展示在緊鄰近導電通孔20中的每一者之間的四個個別存儲器單元16，但是更少或理想地更多的存儲器單元可在緊鄰近通孔之間。不管如何，導電通孔20之間的個別存儲器單元16均可由于與導電通孔20相隔的不同相應距離而經歷相對于存取線對15的不同電阻。例如，認為R2、&及R4是沿著埋入式存取線12在緊鄰近存儲器單元之間的電阻，且認為&及R5是在末端存儲器單元與緊鄰近通孔20之間的電阻。最左側說明的存儲器單元經歷與R2+R3+R4+R5并聯的電阻R1,而緊接右側的存儲器單元經歷與R3+R4+R5并聯的Ri+R2。減小相對于最遠離導電通孔的那些存儲器單元的電阻可改善存儲器陣列的性能。另外或替代地，減小此類電阻可使能夠在導電通孔之間提供更多存儲器單元，由此減少導電通孔的數目且增加電路密度。
[0036]接著參考圖2到4中展示的構造9描述根據本發明及圖1的示意圖的存儲器單元陣列的實例結構實施例。在適當情況下已使用來自圖1的示意圖的相似數字。固體電介質材料將可能環繞圖2到4中的空隙空間且位于所述空隙空間中，且為了清晰起見而在觀看操作電路組件時未加以展示。在各種圖中使用符號以指示半導體材料中的摻雜劑含量。具體地說，一些或全部名稱P+、P、P-、η-、η及η+可用于指示摻雜的導電類型及含量。此外，使用“ + 或無“ + ”或識別的區域之間或之中的摻雜劑濃度差可取決于所摻雜的特定材料而變動。不管如何，“ + ”指示比在“P”或“η”之后的無符號大的摻雜劑濃度，且在“P”或“η”之后的無符號指示比大的摻雜。單晶硅中的“+”區域的實例摻雜劑濃度是至少約119原子/cm 3 (且在一些實例中，應用可為從約119原子/cm 3到約10 2°原子/cm3)。未使用“ + ”或表達的實例摻雜劑濃度是從約118原子/cm 3到約10 19原子/cm 3。區域的實例摻雜劑濃度小于約5X1018原子/cm3。在本文中使用術語“P”及“η”以指摻雜劑類型(即，第一類型或第二類型)及相對摻雜劑濃度兩者，除非用連字符號連接到單詞“類型”。因此，為了解釋本發明及所附權利要求書，應理解，術語“P型摻雜”及“η型摻雜”是指區域的摻雜類型而非是指相對摻雜劑含量。此外，對第一導電類型及第二導電類型的參考是指其任一者可為與摻雜劑含量/濃度無關的P型或η型的不同