用于具有封裝鍵合元件的微電子封裝的結構的制作方法
【專利說明】用于具有封裝鍵合元件的微電子封裝的結構
[0001]相關申請的交叉引用
[0002]本申請是2012年12月20日提交的美國專利申請N0.13/722，189的繼續申請，其公開內容通過引用并入本文。
技術領域
[0003]本發明涉及用于微電子封裝的結構。
【背景技術】
[0004]微電子元件(如半導體芯片)通常設有保護該微電子元件且便于其與較大電路中的其他元件連接的元件。例如，半導體芯片典型地設置成小且平的元件，其具有相對的前表面和后表面，以及在前表面處的觸點。觸點電連接至一體形成在芯片內的很多電子電路元件。這種芯片通常設置在具有稱為襯底的微型電路板的封裝內。芯片典型地安裝至襯底，芯片的前表面或后表面覆蓋該襯底的表面，且該襯底典型地具有其表面處的端子。端子電連接至芯片的觸點。典型地，封裝也包括這種形式，其在芯片與襯底相對的側面上覆蓋該芯片。這種覆蓋用于保護芯片，且在一些情況下，保護芯片與襯底的導電元件之間的連接部。這種封裝芯片可通過將襯底的端子連接至導電元件(如較大的電路面板上的觸點焊盤)安裝至電路面板(如電路板)。
[0005]在某些封裝中，芯片被安裝成其前表面或后表面覆蓋襯底的上表面，而端子設置在相對的下表面。由介電材料制成的介電塊覆蓋芯片，且最典型地，覆蓋芯片與襯底的導電元件之間的電連接部。介電塊可通過在芯片周圍對可流動的介電成分進行注塑而形成，以使介電成分覆蓋芯片以及襯底的頂表面的全部或部分。這種封裝通常被稱為“包膠模(overmolded) ”封裝，且由介電材料制成的介電塊被稱為“包膠模(overmold) ”。包膠模封裝制作經濟且因此被廣泛應用。
[0006]在一些應用中，所期望的是將芯片封裝堆疊至另一個的頂部，以使多個芯片可設置在較大的電路面板的表面上的同一空間內。同樣，所期望的是有大量的至芯片的輸入/輸出互聯部。某些包膠模封裝包括在芯片覆蓋的區域外以及典型地由包膠模覆蓋的區域外的襯底的頂表面上的堆疊觸點。這種封裝可通過互連元件(如在堆疊中較低封裝的堆疊觸點和下一個較高封裝的端子之間延伸的焊錫球、細長接線柱、線鍵合或其他導電連接)堆疊在另一個頂部。在這種布置中，堆疊中的所有封裝電連接至堆疊底部的封裝上的端子。另夕卜，因為堆疊中較高封裝的襯底位于下一個較低封裝的介電包膠模上方，故在垂直方向上較高封裝的端子和較低封裝的堆疊觸點之間有明顯的間隙。互連元件必須彌合這個間隙。
[0007]盡管本領域內已經在可堆疊封裝和具有頂表面安裝焊盤的其他封裝的發展上付出了大量努力，但仍然需要進一步提高。
【發明內容】
[0008]根據一個實施例，結構可包括襯底，該襯底具有相對的第一表面和第二表面，以及在第一表面處的多個導電元件。另外，該結構可包括鍵合元件，該鍵合元件具有聯接至第一表面的第一部分處的各個導電元件的基，以及遠離襯底和基的端面，其中每個鍵合元件從其基延伸至其端面。進一步地，該結構可包括介質封裝元件，該介質封裝元件覆蓋襯底的第一表面的第一部分且從襯底的第一表面的第一部分延伸，且填充鍵合元件之間的空間，以使鍵合元件通過封裝元件相互分離，封裝元件具有背離襯底的第一表面的第三表面且具有從第三表面向第一表面延伸的邊緣表面，其中鍵合元件的未封裝部分由在第三表面處未被封裝元件覆蓋的鍵合元件的端面的至少部分限定。封裝元件至少部分限定第一表面的第二部分，該第二部分不同于第一表面的第一部分且具有容納微電子元件的整個面積的面積，而且第一表面處的至少一些導電元件位于第二部分且用于與這種微電子元件相連接。
[0009]根據另一個實施例，結構的制作方法可包括在襯底上形成介質封裝元件，該襯底具有相對的第一表面和第二表面，以及在第一表面處的多個導電元件，其中鍵合元件在其基處聯接至第一表面的第一部分處的各個導電元件，以及鍵合元件的端面遠離襯底和所述基，每個鍵合元件從其基延伸至其端面。形成介質封裝元件，以覆蓋襯底的第一表面的第一部分且從襯底的第一表面的第一部分延伸，且填充鍵合元件之間的空間，以使鍵合元件通過封裝元件相互分離。封裝元件具有背離襯底的第一表面的第三表面且具有從第三表面向第一表面延伸的邊緣表面，其中鍵合元件的未封裝部分由在第三表面處未被封裝元件覆蓋的鍵合元件的端面的至少部分限定，且其中封裝元件至少部分限定第一表面的第二部分，該第二部分不同于第一表面的第一部分具有容納微電子元件的整個面積的面積，而且第一表面處的至少一些導電元件位于第二部分且用于與這種微電子元件相連接。
[0010]根據另一個實施例，結構可包括有源晶元，該有源晶元具有相對的第一表面和第二表面，以及在第一表面處的多個導電元件。另外，結構可包括鍵合元件，該鍵合元件具有聯接至第一表面的第一部分處的各個導電元件的基，以及遠離晶元和基的端面，每個鍵合元件從其基延伸至其端面。進一步地，該結構可包括介質封裝元件，該介質封裝元件覆蓋晶元的第一表面的第一部分且從晶元的第一表面的第一部分延伸，且填充鍵合元件之間的空間，以使鍵合元件通過封裝元件相互分離。該封裝元件具有背離晶元的第一表面的第三表面且具有從第三表面向第一表面延伸的邊緣表面，其中鍵合元件的未封裝部分由在第三表面處未被封裝元件覆蓋的鍵合元件的端面的至少部分限定。封裝元件可至少部分限定第一表面的第二部分，該第二部分不同于第一表面的第一部分且具有以容納微電子元件的整個面積的面積，而且第一表面處的至少一些導電元件位于第二部分且用于與這種微電子元件相連接。
[0011]根據另一個實施例，結構的制作方法可包括在以晶片級提供的有源晶元上形成介質封裝元件。該晶元可具有相對的第一表面和第二表面，以及在第一表面處的多個導電元件，其中鍵合元件可在其基處聯接至第一表面的第一部分處的各個所述導電元件，以及鍵合元件的端面遠離襯底和基，每個鍵合元件從其基延伸至其端面。形成介質封裝元件，以覆蓋晶元的第一表面的第一部分且從晶元的第一表面的第一部分延伸，且填充鍵合元件之間的空間，以使鍵合元件通過封裝元件相互分離。封裝元件具有背離晶元的第一表面的第三表面且具有從第三表面向第一表面延伸的邊緣表面，其中鍵合元件的未封裝部分由在第三表面處未被封裝元件覆蓋的鍵合元件的端面的至少部分限定，且其中封裝元件至少部分限定第一表面的第二部分，該第二部分不同于第一表面的第一部分具有容納微電子元件的整個面積的面積，而且第一表面處的至少一些導電元件位于第二部分且用于與這種微電子元件相連接。
【附圖說明】
[0012]圖1是根據本發明實施例的在結構的制作方法中所用的襯底的示意性剖視圖；
[0013]圖2是根據本發明實施例的制作操作的后階段中的襯底和關聯元件的示意性剖視圖；
[0014]圖3是根據本發明實施例的利用圖1至圖2所示中的襯底和關聯元件制作的結構的示意性剖視圖；
[0015]圖4A是根據本發明實施例的示例性結構的示意性剖視圖；
[0016]圖4B是制作操作的后階段中的圖4A所示的結構的示意性剖視圖；
[0017]圖4C是根據本發明實施例的另一個示例性結構的示意性剖視圖；
[0018]圖4D是制作操作的后階段中的圖4C所示的結構的示意性剖視圖；
[0019]圖5是根據本發明實施例的另一個示例性結構的示意性剖視圖；
[0020]圖6是根據本發明實施例的另一個示例性結構的示意性剖視圖；
[0021]圖7A是圖3所示的結構的示意性俯視圖；
[0022]圖7B至圖7C是根據本發明的示例性結構的示意性俯視圖；
[0023]圖7D是圖5所示的結構的示意性俯視圖；
[0024]圖7E是根據本發明的示例性結構的示意性俯視圖；
[0025]圖8是根據本發明的包括圖3所示的結構的示例性封裝組件的示意性剖視圖；
[0026]圖9是根據本發明的包括圖3所示的結構的另一個示例性封裝組件的示意性剖視圖；
[0027]圖1OA是根據本發明的包括圖3所示的結構的另一個示例性封裝組件的示意性剖視圖；
[0028]圖1OB是根據本發明的包括圖3所示的結構的另一個示例性封裝組件的示意性剖視圖；
[0029]圖11是圖1OA所示的封裝組件的仰視圖；
[0030]圖12是根據本發明的包括圖5所示的結構的示例性封裝組件的示意性剖視圖；
[0031]圖13是根據本發明的系統的示意性剖視圖；
[0032]圖14是根據本發明實施例的制作結構的后階段中的有源晶元和關聯元件的示意性剖視圖；
[0033]圖15是根據本發明實施例的利用圖14所示的晶元和關聯元件制作的結構的示意性剖視圖；
[0034]圖16A是根據本發明實施例的包括有源晶元的示例性結構的示意性剖視圖；
[0035]圖16B是制作操作的后階段中圖16A所示的結構的示意性剖視圖；
[0036]圖16C是根據本發明實施例的包括有源晶元的另一個示例性結構的示意性剖視圖；
[0037]圖16D是制作操作的后階段中圖16C所示的結構的示意性剖視圖；
[0038]圖17是根據本發明的包括圖15所示的結構的示例性封裝組件的示意性剖視圖；
[0039]圖18是根據本發明的包括圖15所示的結構的示例性封裝組件的示意性剖視圖；
[0040]圖19是根據本發明的包括圖15所示的結構的示例性封裝組件的示意性剖視圖；
[0041]圖20是根據本發明的包括結構的示例性封裝組件的示意性剖視圖；以及
[0042]圖21是根據本發明的包括結構的示例性封裝組件的示意性剖視圖。
【具體實施方式】
[0043]根據本發明的一個實施例的結構10 (參見圖3)可包括具有第一表面14和第二表面16的襯底12 (參見圖1)。襯底12典型地為基本上平坦的介質元件的形式。介質元件可為片狀且可以很薄。在特定實施例中，介質元件可包括一層或多層有機介質材料或合成介質材料，例如(但不限于)，聚酰亞胺，聚四氟乙烯(PTFE)，環氧樹脂，環氧玻璃，FR-4，BT樹月旨，熱塑性材料或熱固塑料材料。第一表面14和第二表面16優選為基本上相互平行，且在垂直于表面14和16的方向上相互間隔開一段距離以限定襯底12的厚度。襯底12的厚度優選為本發明大體可接受厚度范圍內。在一個實施例中，第一表面14和第二表面16之間的距離大約為25 μ m-500 y m。為了上述目的，第一表面14可布置成相對于或遠離第二表面16。這種描述以及在此使用的元件的相對位置(即這些元件的垂直或水平位置)的任何其他描述僅僅是相對于附圖中的元件的位置所作的示意性說明，不用于限定本發明。
[0044]可包括觸點或焊盤，跡線(trace)或端子的導電元件18在襯底12的第一表面14處。如本文中使用的，導電元件在襯底的表面“處”的描述說明了當襯底沒有與任何其他元件組裝時，導電元件可以與在垂直于襯底的表面的方向上從襯底外部向襯底的表面移動的理論點接觸。因此，在襯底的表面處的端子或其他導電結構可從這樣的表面突出；可與這樣的表面平齊；或者可相對于這樣的表面凹入襯底中的孔或凹入部內。另外，如本文中使用的，導電元件在電路板或微電子元件(例如半導體芯片或類似的元件)的表面“處”的描述說明了當板或元件沒有與任何其他元件組裝時，導電元件可以與在垂直于面板或元件的表面的方向上從面板或元件外部向面板或元件的表面移動的理論點接觸。另外，如本文中使用的，跡線“沿著”表面延伸的描述意味著跡線在接近于表面且大體平行于表面的方向上延伸。
[0045]包括作為導電元件18的跡線29可形成為表面14處的平薄且細長的導電材料條。在一些實施例中，跡線可與包括作為具有類似組成的導電元件18的端子27 —體形成且從端子27延伸。另外，在表面14處的包括作為導電元件16的觸點焊盤26可通過表面14處的跡線29互連。
[0046]用作導電元件18的端子、焊盤或跡線可通過很多已知的方法制作，例如，在襯底的表面14上電鍍端子、焊盤或跡線。在一個實施例中，跡線可嵌入襯底的表面內，跡線的表面大體與襯底表面齊平。在一個實施例中，導電元件18可由固體金屬材料形成，固體金屬材料例如為銅、金、鎳或其他該應用可接受的材料，包括各種合金，該合金包含銅、金、鎳或其組合中的一種或多種。
[0047]至少一些導電元件18可與襯底12的第二表面16處的第二導電元件20互連，第二導電元件20可包括關于導電元件18所描述類似的導電焊盤、跡線或端子。使用形成在內襯有或填充有導電金屬的襯底12中的通孔22以完成這種互連，襯底12可以襯有或填充與導電元件18和20相同的材料。優選地，襯底12中的通孔22被襯底12的表面14或16處的跡線或襯底12內的跡線19完全封閉。襯底12可包括多個介質材料層23，且相鄰層23之間設有一層跡線19。包括作為導電元件18的觸點焊盤25和端子31可通過用作導電元件18的表面16上的跡線33進一步互連。
[0048]參見圖2，結構10可進一步包括在表面14的部分50處聯接至至少一些導電元件18 (如導電元件18的焊盤26)的多個線鍵合24。部分50可包括表面14的一個或多個區域，例如圖7A所示的部分50A和50B。鍵合元件24在其基28處聯接至焊盤26且可延伸至遠離各個基28和遠離襯底12的自由端部30。鍵合元件24的端部30是自由的特征在于，其沒有電連接或以其他方式聯接至微電子元件，該微電子元件電連接至表面14處的導電元件18或包括結構10的微電子組件內的任何其他導電特征，這些其他導電特征又連接至這個微電子元件。換句話說，自由端部30可以直接或間接地通過焊錫球或在此所述的其他特征直接或間接地電連接至包括結構10的微電子組件外部的導電特征。端部30通過封裝材料(舉例而言，形成在下文中結合圖3和圖4A至圖4D所述的介質封裝元件40的封裝材料)保持在預定的位置或以其他方式聯接或電連接至另一個導電特征，這并不意味著端部30不是如在此所述的“自由”，只要任何這種特征沒有電連接至微電子元件即可，這種微電子元件在表面(例如表面14或16)處聯接至導電元件，其基聯接至該表面。相反地，如在此所述，基28不是自由的，因為它直接或間接地電連接至在表面14或16處連接的微電子兀件22。
[0049]如圖2所示，基28的形狀可基本為圓形，且從鍵合元件24的邊緣表面32向外延伸，該鍵合元件24可以是基28和端部30之間限定的線鍵合。基30的特定尺寸和形狀可根據用于形成線鍵合24的材料類型，線鍵合24和導電元件18之間期望的連接強度，或用于形成線鍵合24的特定工藝而改變。制作線鍵合24的示例性方法在美國專利N0.7，391，121, Otremba和美國專利申請公開N0.2005/0095835中描述，兩者的公開內容皆通過引用全部并入本文。在可選實施例中，一些線鍵合24可通過導電元件19和襯底12中通孔22的導電材料連接至襯底12的第二表面16處的導電元件20。
[0050]鍵合元件24可由導電材料(如銅、金、镲、焊錫、銷等)制成。此外，鍵合元件24可由各種材料的組合制成，例如由導電材料(如銅或鋁)的芯和涂布在芯上的涂層制成。涂層可由第二導電材料(如鋁，鎳等)制成。可選地，涂層可由絕緣材料(如絕緣夾套)制成。在一個實施例中，用于形成鍵合元件24的線可具有約15 μπι-150 μπ