基于soi襯底的橫向納米線叉指結構晶體管及制備方法
【技術領域】
[0001]本發明涉及半導體器件制作技術領域，具體涉及一種基于SOI襯底的橫向納米線叉指結構平面晶體管及制備方法。
【背景技術】
[0002]為了使晶體管沿著集成度增加、功耗減小、性能增強這個趨勢繼續發展，采用高迀移率通道如II1-V族材料來替代硅材料作η型晶體管是最主要的途徑。II1-V族材料不僅具有極為突出的光電性能，在電子迀移率方面也具有明顯的優勢，In (Ga) As材料的電子迀移率比純硅高8-33倍左右。此外，窄帶隙的InAs半導體表面的電荷積累層有利于源漏極的近歐姆接觸，而且變化組分In可以調節InxGa1Js材料的肖特基勢皇，因此采用II1-V族半導體，尤其是In(Ga)As材料作η型晶體管，無疑是非常有應用潛力的。然而，由于固有成本和可用性問題并且與CMOS工藝兼容，硅作為主流器件最主要的材料還不可完全被II1-V族材料替代。將II1-V族半導體材料集成到大面積的硅襯底上制備硅基II1-V族晶體管，對于高速低功耗的納米結構器件發展具有重要意義。
[0003]通過垂直生長II1-V族納米線，可以減小與硅的接觸面積，而且納米線能從上表面和側面兩個維度釋放晶格失配的應力和熱失配。因此，高晶體質量的InGaAs納米線不需要緩沖層可以無位錯地生長在晶格失配高達11.6%的硅襯底上。當納米線的直徑小于某一臨界直徑時，外延生長不受晶格失配的約束。采用選擇區域生長方法可以很容易地得到垂直納米線結構，在硅的(111)表面沉積SiCV薄膜，并且在薄膜上的相同間隔內刻蝕出相同孔徑的窗口，窗口露出硅的(111)表面。接著通過MOCVD方法生長II1-V族納米線。在生長過程中，反應源氣體在SiCV薄膜表面上無法成核，或蒸發回到氣相，或通過擴散、迀移過程被窗口晶體吸收，使得生長呈現出選擇區域的特性。但是，垂直結構的納米線制作晶體管時其金屬圍柵制作工藝復雜，難以在平面上實現復雜的柵極邏輯布線。已有專利提出利用選擇區域生長方法在SOI襯底橫向外延生長II1-V族納米線，以實現金屬柵在平面上的邏輯集成(參考專利文獻I)。然而，專利中提出僅在硅納米線朝向內側的硅(111)晶面的兩端面之間橫向選區生長II1-V族納米線，使其納米線的成核面積小，容易導致納米線的成核率減小。
[0004]本發明提出了一種利用MOCVD方法在SOI襯底上的叉指結構橫向選區生長II1-V族納米線并制備晶體管的方法，叉指結構有效地擴大了納米線的成核面積，以提升了 II1-V族納米線的成核率。
[0005]專利文獻1:韓偉華.硅基II1-V族納米線選區橫向外延生長的方法:中國，201310232595.9[P].2013-06-13。
【發明內容】
[0006]有鑒于此，本發明的主要目的在于提供一種基于SOI襯底的橫向納米線叉指結構晶體管及制備方法，其可提高II1-V族納米線的成核率。
[0007]為達到上述目的，本發明提供一種基于SOI襯底的橫向納米線叉指結構晶體管，包括:
[0008]— SOI襯底，其頂層娃上開有一凹槽；
[0009]一源區、一漏區和多根硅納米線，該多根硅納米線位于SOI襯底的頂層硅上的凹槽內，交替連接該源區和漏區并形成叉指結構，該源區、漏區和多根硅納米線形成在SOI襯底上；
[0010]多根II1-V族納米線，該多根II1-V族納米線橋接在多根硅納米線的側壁硅晶面上;
[0011]一 S12緩沖層，該S12緩沖層制作于該源區、漏區與多根硅納米線的表面；
[0012]一絕緣介質層，該絕緣介質層制作于該多根II1-V族納米線和該S12緩沖層的表面，并完全包裹住該多根II1-V族納米線；
[0013]一源電極，該源電極制作于該源區的上面；
[0014]一漏電極，該漏電極制作于該漏區的上面；以及
[0015]一柵電極，該柵電極制作于該多根硅納米線和多根II1-V族納米線上，包裹住該多根硅納米線和多根II1-V族納米線。
[0016]本發明還提供一種基于SOI襯底的橫向納米線叉指結構晶體管的制備方法，包括:
[0017]步驟1:選取未摻雜(110)表面SOI襯底，通過熱氧化，在SOI襯底的頂層硅上生成S12緩沖層；
[0018]步驟2:從SOI襯底的頂層硅表面采用離子注入方式對SOI襯底進行摻雜，摻雜類型為N型；
[0019]步驟3:快速熱退火激活摻雜原子；
[0020]步驟4:通過電子束直寫曝光和二氧化硅刻蝕，在S12緩沖層上形成一叉指結構；
[0021]步驟5:去除叉指結構的SOI襯底頂層硅，使叉指結構的深度到達SOI襯底埋氧層的表面，在叉指結構的周圍形成多根硅納米線和與多根硅納米線交替連接的源區以及漏區；
[0022]步驟6:通過金屬氧化物化學氣相沉積技術在多根娃納米線的側壁娃晶面上橫向生長出多根II1-V族納米線，并實現異質橋接；
[0023]步驟7:對橋接的多根II1-V族納米線進行表面鈍化處理；
[0024]步驟8:通過原子層沉積技術在源區、漏區、多根硅納米線和多根II1-V族納米線的表面生長絕緣介質層；
[0025]步驟9:在源區、漏區和多根硅納米線以及多根II1-V族納米線上分別制作源電極、漏電極和柵電極，該柵電極包裹住該多根硅納米線和多根II1-V族納米線，完成器件的制備。
[0026]從上述技術方案可以看出，本發明具有以下有益效果:
[0027](I)本發明提供的基于SOI襯底的橫向納米線叉指結構晶體管的制備方法，通過在SOI襯底上形成叉指結構硅納米線，有效地擴大了 II1-V族納米線能成核的面積，以增加納米線的成核率，納米線生長如同薄膜結構。
[0028](2)本發明提供的基于SOI襯底的橫向納米線叉指結構晶體管的制備方法，由于II1-V族納米線橋接叉指結構硅納米線側壁的硅晶面，使得晶體管能夠導通，II1-V族納米線的高電子迀移率以及采用如同薄膜的納米線結構，可以實現高速的運算所需的更大電流和更快的操作。
【附圖說明】
[0029]為進一步說明本發明的技術內容，結合實施例和附圖詳細說明如下，其中:
[0030]圖1為利用光刻、二氧化硅刻蝕和化學腐蝕硅定義出源區，漏區和構成叉指結構的多根硅納米線的示意圖；
[0031]圖2為通過金屬氧化物化學氣相沉積技術在多根硅納米線的側壁硅晶面上橫向生長出多根II1-V族納米線的示意圖；
[0032]圖2A為圖2中A-A，的剖面圖；
[0033]圖3為本發明提供的基于SOI襯底的橫向納米線叉指結構晶體管的三維結構示意圖；
[0034]圖4為本發明的制備流程圖。
【具體實施方式】
[0035]請參閱圖1-圖3所示，本發明提供一種基于SOI襯底的橫向納米線叉指結構晶體管，包括:
[0036]一 SOI襯底I，其中SOI襯底I的頂層硅為(110)晶面，厚度為88nm ；
[0037]一源區2、一漏區3和多根硅納米線4，該多根硅納米線4交替連接該源區2和漏區3并形成叉指結構，該源區2、漏區3和多根硅納米線4形成在SOI襯底I上，其中該源區2、漏區3和多根硅納米線4是N型摻雜，摻雜濃度為1018-1019cm_3，多根硅納米線4長邊側壁上的硅端面為{111}晶面；
[0038]多根II1-V族納米線5，該多根II1-V族納米線5橋接在多根硅納米線4的側壁硅晶面上，其中多根II1-V族納米線5可以為InxGa1^xAs (O彡x彡I)、GaP、GaN或InP材料，這些材料的高電子迀移率可以實現晶體管所需的更快的處理速度或更低的功耗；
[0039]一 S12緩沖層6，該S12緩沖層6制作于該源區2、漏區3與多根硅納米線4的表面，其中S12緩沖層6的厚度為17-20nm ；
[0040]一絕緣介質層7，該絕緣介質層7制作于該多根II1-V族納米線5和該Si02緩沖層6的表面，并完全包裹住該多根II1-V族納米線5，其中該絕緣介質層7的材料為A1203、氮氧化物、11?)2、5“隊、2102、了&205』51'或？21'，可以實現對多根II1-V族納米線5的表面進行鈍化；
[0041]一源電極8，該源電極8制作于該源區2的上面；
[0042]一漏電極9，該漏電極9制作于該漏區3的上面；以及
[0043]一柵電極10，該柵電極10制作于該多根硅納米線4和多根II1-V族納米線5上，包裹住該多根硅納米線4和多根II1-V族納米線5。
[0044]請再參閱圖4并結合參閱圖1-圖3所示，本發明還提供一種基于SOI襯底的橫向納米線叉指結構晶體管的制備方法，包括:
[0045]步驟1:選取未摻雜(110)表面SOI襯底I，通過熱氧化，在SOI襯底I的頂層硅上生成S12緩沖層6，其中SOI襯底I的頂層硅為(110)晶面，厚度為8