硅基低漏電流固支梁柵cmos傳輸門及制備方法
【技術領域】
[0001]本發明提出了硅基低漏電流固支梁柵CMOS傳輸門，屬于微電子機械系統的技術領域。
【背景技術】
[0002]隨著電子器件的特征尺寸的不斷縮小，特別是深亞微米工藝的出現以后，芯片的規模不斷增大，內部集成的MOS管的數目是急劇增加。同時隨著電子產品對芯片的處理速度的要求越來越高，芯片的時鐘頻率也越來越高。上億的MOS管在很高的頻率下工作，使得芯片的功耗問題變得顯著。過高的功耗會使芯片過熱，不僅會降低芯片的工作性能還會影響芯片的可靠性，縮短芯片的使用壽命。過高的功耗還會使各種移動便攜式設備不得不面臨電源續航及散熱等問題。因此，集成電路過高的功耗對設備的散熱性能及穩定性提出了更高的要求，各種移動便攜式設備的續航能力也受到越來越大的挑戰。所以，對于目前設計者來說，芯片的功耗問題是不得不考慮的重要問題。
[0003]常見的MOS管器件的功耗有動態功耗和靜態功耗。動態功耗是MOS管工作時交流信號產生；而靜態功耗是漏電流造成的損耗。而對于漏電流主要有兩種，一種是柵極電壓帶來的柵極漏電流，另一種時截止時源漏之間的漏電流。而目前對于MOS管器件的研宄多集中在對MOS管動態功耗的降低。對漏電流的降低的研宄很少。本發明即是基于Si工藝設計了一種具有極低的柵極漏電流的硅基低漏電流固支梁柵CMOS傳輸門。
【發明內容】
[0004]技術問題:本發明的目的是提供一種硅基低漏電流固支梁柵CMOS傳輸門及制備方法，在COMS傳輸門工作時，通常希望其在柵極的直流電流是為O。而實際上，由于傳統MOS管的柵氧化層很薄，所以柵氧化層中的場強很大，通常會造成一定的直流漏電流。特別是在同一個CMOS傳輸門中，NMOS管和PMOS管的柵極所加的電壓的極性是相反的，所以在兩個柵極間就形成了直流回路。同時。在大規模集成電路中，這種漏電流的存在會增加傳輸門在工作的中的功耗。而這兩種漏電流在本發明中得到有效的降低。
[0005]技術方案:本發明的硅基低漏電流固支梁柵CMOS傳輸門由固支梁柵NMOS管和固支梁柵PMOS管構成，固支梁柵NMOS管和固支梁柵PMOS管并聯在一起，該傳輸門中的MOS管是制作在P型Si襯底上，其引線都是利用多晶硅制作，對于傳輸門中的MOS管，其柵極是懸浮在柵氧化層上方的，形成固支梁結構，這種固支梁柵的錨區制作在柵氧化層上，固支梁柵下方設計有電極板，電極板的上方有柵氧化層的覆蓋，固支梁柵NMOS管的電極板是接地，而固支梁柵PMOS管的電極板是接電源。
[0006]固支梁柵NMOS管的閾值電壓設計為正，固支梁柵PMOS管的閾值電壓設計為負，固支梁柵NMOS管和固支梁柵PMOS管的閾值電壓的絕對值設計為相等，固支梁柵的下拉電壓設計為等于MOS管的閾值電壓的絕對值，在工作中，固支梁柵NMOS管的固支梁柵與固支梁柵PMOS管的固支梁柵所加載的信號相反，當傳輸門開時，固支梁柵NMOS管的固支梁柵接高電平，其固支梁柵與其下方電極板的電壓大于閾值電壓的絕對值，所以固支梁柵下拉到柵氧化層上，而固支梁柵PMOS管的固支梁柵接低電平，其固支梁柵與其下方電極板的電壓也大于閾值電壓的絕對值，所以其固支梁柵也下拉到柵氧化層上，此時本發明的傳輸門與傳統的CMOS傳輸門類似，只要輸出和輸入電平不同，兩個MOS管便會導通，實現電平的傳輸，而當傳輸門關時，情況恰好相反，固支梁柵NMOS管的固支梁柵接低電平，固支梁柵PMOS管的固支梁柵接高電平，兩個MOS管的固支梁柵懸浮，此時無論輸入和輸出是處于高電平還是低電平，兩個MOS管都是截止的，所以不能傳輸電平值，從而實現了傳輸門的功能。
[0007]當固支梁柵與電極板間的電壓小于閾值電壓的絕對值時，固支梁柵是懸浮在柵氧化層的上方，而只有在固支梁柵與電極板間的電壓達到或大于閾值電壓的絕對值時固支梁柵才會下拉到貼在柵氧化層上，此時若輸入端與輸出端的電平值不同，則MOS管導通，相比于傳統的MOS管，本發明由于懸浮固支梁柵的設計，柵氧化層中的場強較小，因此直流漏電流大大減小，從而有效的降低了功耗。
[0008]本發明的硅基低漏電流固支梁柵CMOS傳輸門的制備方法如下:
[0009]I)準備P型Si襯底；
[0010]2)初始氧化，生長S1Jl，作為摻雜的屏蔽層；
[0011]3)光刻S1Jl，刻出N阱注入孔；
[0012]4)N阱注入，在氮氣環境下退火；退火完成后，在高溫下進行雜質再分布，形成N阱；
[0013]5)去除娃表面的全部氧化層；
[0014]6)底氧生長。通過熱氧化在平整的硅表面生長一層均勻的氧化層，作為緩沖層。
[0015]7)沉積氮化硅，然后光刻和刻蝕氮化硅層，保留有源區的氮化硅，場區的氮化硅去除;
[0016]8)場氧化。對硅片進行高溫熱氧化，在場區生長了所需的厚氧化層；
[0017]9)去除氮化硅和底氧層，采用干法刻蝕技術將硅片表面的的氮化硅和底氧全部去除。
[0018]10)在硅片上涂覆一層光刻膠，光刻和刻蝕光刻膠，去除需要制作固支梁電極板位置的光刻膠。然后淀積一層Al，去除光刻膠以及光刻膠上的Al，形成電極板；
[0019]11)進行柵氧化。進行柵氧化，形成一層高質量的氧化層；
[0020]12)利用CVD技術沉積多晶娃，光刻柵圖形和多晶硅引線圖形，通過干法刻蝕技術刻蝕多晶硅，保留固支梁的錨區位置的多晶硅。
[0021]13)通過旋涂方式形成PMGI犧牲層，然后光刻犧牲層，僅保留固支梁柵下方的犧牲層；
[0022]14)蒸發生長Al;
[0023]15)涂覆光刻膠，保留固支梁柵上方的光刻膠；
[0024]16)反刻Al，形成固支梁柵；
[0025]17)涂覆光刻膠，光刻并刻蝕出硼的注入孔，注入硼，形成固支梁柵PMOS管的有源區；
[0026]18)涂覆光刻膠，光刻并刻蝕出磷的注入孔，注入磷，形成固支梁柵NMOS管的有源區；
[0027]19)制作通孔和引線；
[0028]20)釋放聚酰亞胺犧牲層:顯影液浸泡，去除固支梁柵下的聚酰亞胺犧牲層，去離子水稍稍浸泡，無水乙醇脫水，常溫下揮發，晾干，形成懸浮的固支梁柵。
[0029]在本發明中，MOS管的柵極不是直接附在柵氧化層上的，而是懸浮在柵氧化層的上方，形成一個固支梁結構。本發明中，固支梁柵NMOS管的閾值電壓設計為正，固支梁柵PMOS管的閾值電壓設計為負，兩個MOS管的閾值電壓的絕對值設計為相同。而兩個MOS管的固支梁柵的下拉電壓設計為與MOS管的閾值電壓的絕對值相等。在工作中，固支梁柵NMOS管的固支梁柵與固支梁柵PMOS管的固支梁柵所加載的信號相反。當傳輸門開時，固支梁柵NMOS管的固支梁柵接高電平，其固支梁柵與其下方電極板的電壓大于閾值電壓的絕對值，所以固支梁柵下拉到柵氧化層上，而固支梁柵PMOS管的固支梁柵接低電平，其固支梁柵與其下方電極板的電壓也大于閾值電壓的絕對值，所以其固支梁柵也下拉到柵氧化層上，此時本發明的傳輸門與傳統的CMOS傳輸門類似，只要輸出和輸入電平不同，兩個MOS管便會導通，實現電平的傳輸。而當傳輸門關時，情況恰好相反，固支梁柵NMOS管的固支梁柵接低電平，固支梁柵PMOS管的固支梁柵接高電平，兩個MOS管的固支梁柵懸浮，此時無論輸入和輸出是處于高電平還是低電平，兩個MOS管都是截止的，從而實現了傳輸門的功能。所以在本發明中的MOS管工作中，當柵極與電極板間的電壓小于閾值電壓的絕對值時，固支梁柵是懸浮在柵氧化層的上方，而只有在柵極與電極板間的電壓達到或大于閾值電壓的絕對值時，固支梁柵才會下拉到貼在柵氧化層上，此時若輸入端與輸出端的電平值不同，則MOS管導通。相比于傳統的MOS管，本發明中的MOS管的固支梁柵只有MOS管導通時，才貼在柵氧化層上，而其他情況下都是懸浮的，所以柵氧化層中的場強較小，因此直流漏電流也大大減小。
[0030]有益效果:本發明的固支梁柵傳輸門在工作中柵氧化層中的場強較小，能有效的減小柵極漏電流。從而使得本發明中的固支梁柵傳輸門的功耗得到有效的降低。
【附圖說明】
[0031]圖1為本發明硅基低漏電流固支梁柵CMOS傳輸門的原理圖，
[0032]圖2為本發明硅基低漏電流固支梁柵CMOS傳輸門的俯視圖，
[0033]圖3為圖2硅基低漏電流固支梁柵CMOS傳輸門的P_P’向的剖面圖，
[0034]圖4為圖2硅基低漏電流固支梁柵CMOS傳輸門的A_A’向的剖面圖，
[0035]圖5為圖2硅基低漏電流固支梁柵CMOS傳輸門的B_B’向的剖面圖。
[0036]圖中包括:固支梁柵NMOS管1，固支梁柵PMOS管2，P型Si襯底3，引線4，柵氧化層5，固支梁柵6，錨區7，電極板8，N阱9，固支梁柵PMOS管有源區10，固支梁柵NMOS管有源區11，通孔12。
【具體實施方式】
[0037]本發明是由固支梁柵NMOS管I和固支梁柵PMOS管2構成，固支梁柵NMOS管I和固支梁柵PMOS管2并聯在一起