碳納米管三維鰭狀場效應晶體管及其制備方法
【技術領域】
[0001]本發明屬于場效應晶體管邏輯器件領域，涉及以碳納米管為主體半導體材料的CMOS (Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)集成電路中的場效應晶體管，具體涉及一種碳納米管三維鰭狀場效應晶體管及其制備方法。
【背景技術】
[0002]碳納米管具有超高的載流子迀移率和較大飽和速度的優勢，而且碳納米管納米級直徑使得其在作為場效應晶體管導電通道時易被柵極調控，因此在場效應晶體管應用方面，碳納米管器件比硅基有更強的驅動和抑制短溝道效應的能力，被認為是最有潛力替代硅的半導體材料。目前碳納米管材料制備方面，常規的生長，沉積和自組裝方法不能使碳納米管達到足夠高的密度(如遠小于125根/μπι)，使得碳納米管器件存在兩方面問題:一是碳納米管晶體管的單位器件寬度內的電流過小，導致碳納米管器件的驅動能力不足，無法正常驅動后級電路；二是每個碳納米管間電學性質差異較大，由于有限器件寬度內碳納米管的數目較少，使得碳納米管器件之間的均一性較差，無法設計大規模集成電路。故需要一種新的器件結構來增加晶體管的單位器件寬度上的碳納米管數目。
[0003]現有的平面式碳納米管晶體管如圖1所示，包括:絕緣襯底(101)、碳納米管陣列
(102)、柵介質層(103)、柵電極(104)、側墻(105)、源電極(106)、漏電極(107)，其中柵電極(104)位于柵介質層(103)之上，側墻(105)位于柵電極(104)和柵介質層(103)的兩側，形成保護結構。平面式碳納米管晶體管的劣勢是碳納米管沿襯底表面的沉積密度決定了單位器件寬度內的平均碳納米管數目。這樣，即使按目前國際上本領域內的最先進碳納米管組裝工藝，當晶體管的寬度縮減到亞10nm范圍時，單個器件的碳納米管不超過10根，材料和其導致的器件的驅動能力和性能的均勻性受到很大挑戰，所以平面式碳納米管晶體管結構無法滿足22納米技術節點以下的要求。
【發明內容】
[0004]本發明的目的在于提供一種碳納米管三維鰭狀場效應晶體管及其制備方法。通過將碳納米管自組裝工藝和硅基微電子Fin FET工藝相結合，使單位器件寬度內的碳納米管數目遠大于傳統碳納米管平面器件的值(平面器件碳納米管密度上限為125根/ μ m)，從而使得碳納米管場效應晶體管的驅動電流和器件間的均一性均得到提高。
[0005]為了實現上述目的，本發明采用如下技術方案:
[0006]一種碳納米管三維鰭狀場效應晶體管，包括:絕緣鰭狀襯底(Fin結構襯底)、碳納米管半導體層、柵結構、源電極和漏電極，所述柵結構包括柵電極、柵介質層和側墻；所述碳納米管半導體層位于絕緣鰭狀襯底之外層；所述柵結構位于碳納米管半導體層之上且位于源電極和漏電極之間；所述源電極和漏電極分別位于碳納米管半導體層兩端之上，在源電極與碳納米管半導體層之間和漏電極與碳納米管半導體層之間分別具有浸潤界面層；所述柵介質層位于碳納米管半導體層和柵電極之間，所述側墻位于柵介質層、柵電極的兩側。
[0007]所述的絕緣鰭狀襯底的材料包括氧化硅，石英，玻璃，氧化鋁等硬質絕緣材料，以及PET(聚對苯二甲酸乙二醇酯)，PEN(聚萘二甲酸乙二醇酯)，聚酰亞胺等耐高溫柔性絕緣材料。
[0008]所述的絕緣鰭狀襯底通過在絕緣襯底上刻蝕出絕緣鰭狀結構制備得到。所述絕緣鰭狀結構的高度應大于相鄰絕緣鰭狀結構的間距，絕緣鰭狀結構的典型高度為80nm，絕緣鰭狀結構的典型寬度為20nm。
[0009]所述的碳納米管半導體層中的碳納米管應具有定向性(5度以內)和高表面沉積密度(每微米表面寬度上10?200根)。
[0010]所述的柵介質層的材料包括氧化硅，氧化鉿，氧化鋯，氧化釔，氧化鉭，氧化鑭，氧化鑭鋁，氮化硅，環氧樹脂或聚甲基丙烯酸甲酯(PMMA)。
[0011]所述的柵電極、源電極和漏電極的材料選自Pd，Pt，Ti，Cu，Al，Au，W，Sc，Y，導電金屬硅化物，摻雜多晶硅，以及上述導電材料的疊層結構，或者采用高密度碳納米管導電膜(透明電極)，厚度范圍為20?10nm0
[0012]所述側墻采用的材料包括SiN3, 3102或其他低介電常數介質材料。
[0013]所述的晶體管的工作方式為無摻雜式，晶體管的類型由源漏電極與半導體材料的接觸勢皇的單極性決定。對于 PMOS(positive channel Metal Oxide Semiconductor)，應使用高功函數金屬Pd，Pt為源漏電極材料(典型功函數大于5eV);對于NMOS (N-Mental-Oxide-Semiconductor)，應使用低功函數金屬Sc，Al，Y為源漏電極材料(典型功函數小于4eV)。
[0014]上述碳納米管三維鰭狀場效應晶體管的制備方法，包括如下步驟:
[0015]I)在絕緣襯底上制備出絕緣鰭狀結構，作為絕緣鰭狀襯底；
[0016]2)在絕緣鰭狀襯底上沉積碳納米管半導體層；
[0017]3)將沉積的碳納米管半導體層圖形化成彼此隔絕的有源區；
[0018]4)在碳納米管半導體層上沉積高k柵介質層；
[0019]5)在高k柵介質層上沉積柵電極金屬層，并用光刻和刻蝕工藝形成器件的柵電極和柵介質層；
[0020]6)采用側墻工藝在柵電極兩側形成側墻保護結構；
[0021]7)以柵結構作為自對準掩膜，沉積源電極、漏電極金屬層，用光刻和刻蝕的工藝形成源電極和漏電極。
[0022]上述制備方法中，所述步驟I)中用微電子制程中的Fin工藝在絕緣襯底上刻蝕出絕緣鰭狀結構。優選的方法是先制備硅體Fin結構，之后將其高溫熱氧化成氧化硅Fin結構。
[0023]上述制備方法中，所述步驟2)中在絕緣鰭狀結構上沉積碳納米管半導體層的方法不唯一，優選LB (Langmuir Blodgett)拉膜法或電泳法，要求碳納米管的方向與絕緣鰭狀結構的軸向偏差不大于5度，且密度通常不超過125根/ μπι。
[0024]上述制備方法中，所述步驟4)中沉積高k柵介質層的方法選自原子層沉積，濺射并退火，濺射并熱氧化，溶膠-凝膠法或旋涂并高溫固化。
[0025]上述制備方法中，所述步驟5)中沉積柵電極金屬層和步驟7)中沉積源電極、漏電極金屬層的方法選自電子束熱蒸鍍或濺射。
[0026]本發明的優點和有益效果:
[0027](I)本發明提出的碳納米管三維鰭狀場效應晶體管能有效的增加單位器件寬度內的碳管數目，從而提高器件的驅動電流和器件的性能均一性。
[0028](2)碳納米管器件作為一種準彈道晶體管，其性能受源漏接觸長度影響巨大，通常高性能碳納米管器件的接觸長度一般不小于lOOnm，這樣導致常規的平面式碳納米管器件無法尺寸縮減(scaling down)到娃基現有的集成度，而對于碳納米管三維鰭狀場效應晶體管，在碳管沉積密度為125根/ y m的條件下，單Fin (Fin高為80nm)驅動電流約為硅基單Fin電流的三倍，則碳納米管三維鰭狀場效應晶體管(FinFET)可以實現單Fin驅動后級電路，從而在維持高性能的同時極大的縮減了器件尺寸，滿足了 14nm節點集成度的要求。
[0029](3)本發明完全與集成電路制造業最先進的Fin刻蝕工藝相兼容，利于業界采用。
[0030](4)與現有的硅基FinFET工藝相比，現有的硅基FinFET是用硅Fin作為晶體管的溝道導電材料，而本發明中的碳納米管三維鰭狀場效應晶體管是將Fin結構僅作為絕緣襯底，用碳納米管作為晶體管的溝道導電材料。同時，由于采用無摻雜工藝，本發明省掉硅基芯片制造中的多步離子注入和應變工藝步驟，降低了芯片制造成本。
【附圖說明】
[0031]圖1是現有的平面式碳納米管場效應晶體管；(a)溝道中部的YZ截面；(b)ZX方向投影圖，定義器件的電流方向為X軸，其中:
[0032]101一絕緣襯底；102—碳納米管陣列；103—柵介質層；104—柵電極；105—側墻；106—源電極；107—漏電極。
[0033]圖2是本發明的碳納米管三維鰭狀場效應晶體管；(a)溝道中部的YZ截面；(b)ZX方向投影圖，其中:
[0034]201—絕緣Fin襯底；202—半導體型碳納米管陣列；203—高k柵介質層；204—柵電極；205—側墻；206—源電極；207—漏電極。
[0035]圖3顯示在絕緣襯底上刻蝕出FIN結構；(a)溝道中部的YZ截面；(b) ZX方向投影圖。
[0036]圖4顯示電泳法轉移碳納米管至Fin結構表面；(a) XY俯視圖；(b)ZX方向投影圖，其中:
[0037]401—電泳法自組裝碳納米管時使用的電極。
[0038]圖5顯示碳納米管在Fin結構表面的分布；(a)溝道中部的YZ截面；(b)ZX方向投影圖。
[0039]圖6顯示沉積高k柵介質層；(a)溝道中部的YZ截面；(b)ZX方向投影圖。
[0040]圖7顯示沉積柵金屬層，并圖形化高k柵介質和柵電極；(a)溝道中部的YZ截面；(b) ZX方向投影圖。
[0041]圖8顯示側墻工藝；(a)溝道中部的YZ截面；(b)ZX方向投影圖。
[0042]圖9顯示自對準一步圖形化形成源電極和漏電極；(a)溝道中部的YZ截面；(b)ZX