一種etox nor型閃存的結構及其制作方法
【技術領域】
[0001]本發明涉及半導體技術領域，尤其涉及一種ETOX NOR型閃存的結構及其制作方法。
【背景技術】
[0002]ET0X(EPROM with Tunnel Oxide 或者ErasabIe Programmable Read Only Memorywith Tunnel Oxide，可擦除可編程只讀寄存器隧道氧化層)NOR (或非)型閃存屬于一種非易失性閃存，其特點是應用程序可以直接在閃存內運行，不必再把代碼讀到系統隨機存儲器中，從而使其具有較高的傳輸效率，因此，該類型閃存的應用比較廣泛。
[0003]目前，對于ETOX NOR型閃存，最先進制程為45nm節點，原因是由于ETOX NOR型閃存的寫入機制為HCI (Hot Carrier Inject1n，熱載流子注入)效應，但HCI效應需要相應器件的溝道足夠長以保證源漏極不短路，同時需要給電子足夠的電場來加速以提高電子的能量，所以要使ETOX NOR型閃存的微縮在45nm節點以下，在很大程度上受限于溝道長度。
[0004]圖1是現有技術的ETOX NOR型閃存的結構的截面示意圖。在現有技術中，如圖1所示，浮柵(Floating Gate)16位于形成在P型講區(P-Well )13中的表面溝道層14上方，在兩者之間存在隧道氧化層(Tunnel Oxide) 15，并且隧道氧化層15和浮柵16均為平面結構。該結構的ETOX NOR型閃存能夠正常工作，需要相應的存儲單元的溝道長度(在此平面結構下，存儲單元的溝道長度等于其浮柵的寬度)必須大于lOOnm，即浮柵的寬度也必須是大于lOOnm，因此，這個溝道長度的尺寸限定了 ETOX NOR型閃存只能微縮至45nm節點，而不能繼續微縮至45nm節點以下。
【發明內容】
[0005]有鑒于此，本發明實施例提供一種ETOX NOR型閃存的結構及其制作方法，在保證相應的存儲單元的溝道長度足夠長的情況下，解決了現有技術中ET0XN0R型閃存不能繼續微縮至45nm節點以下的技術問題。
[0006]第一方面,本發明實施例提供了一種ETOX NOR型閃存的結構,包括:
[0007]P型襯底；
[0008]位于所述P型襯底中的深N型阱區和P型阱區，其中，所述P型阱區位于所述深N型阱區上；
[0009]位于所述P型阱區中的第一溝槽；
[0010]位于所述P型阱區中的表面溝道層，以及襯在所述第一溝槽的內壁和覆蓋在所述表面溝道層的表面的隧道氧化層；
[0011]位于所述隧道氧化層上的浮柵和位于所述隧道氧化層下的有源區；以及
[0012]位于所述浮柵上的多晶硅間電介質層和位于所述多晶硅間電介質層上的控制柵。
[0013]進一步地，所述第一溝槽的深度為500埃到2000埃。
[0014]進一步地，所述P型襯底為P型硅襯底。
[0015]進一步地，所述隧道氧化層的材料為二氧化硅。
[0016]第二方面，本發明實施例還提供了一種ETOX NOR型閃存的結構的制作方法，包括:
[0017]提供一 P型襯底；
[0018]在所述P型襯底中依次形成深N型阱區和P型阱區，其中，所述P型阱區在所述深N型阱區上；
[0019]對所述P型阱區進行刻蝕，形成第一溝槽；
[0020]在所述P型阱區中形成表面溝道層，然后形成隧道氧化層，其中，所述隧道氧化層襯在所述第一溝槽的內壁以及覆蓋在所述表面溝道層的表面；
[0021]依次在所述隧道氧化層上形成浮柵和在所述隧道氧化層下形成有源區；以及
[0022]在所述浮柵上依次形成多晶硅間電介質層和控制柵。
[0023]進一步地，對所述P型阱區進行刻蝕，形成第一溝槽，包括:
[0024]在所述P型阱區上形成光刻膠層；
[0025]對所述光刻膠層進行光刻，露出部分P型阱區；
[0026]對露出的部分P型阱區進行刻蝕,形成第一溝槽；
[0027]去除所述光刻膠層。
[0028]進一步地，所述第一溝槽的深度為500埃到2000埃。
[0029]進一步地，所述P型襯底為P型硅襯底。
[0030]進一步地，所述隧道氧化層的材料為二氧化硅。
[0031]本發明實施例提供的ETOX NOR型閃存的結構及其制作方法，通過在P型阱區中形成第一溝槽，以及用后續形成的隧道氧化層和浮柵來填充第一溝槽，使得隧道氧化層和浮柵形成了與現有技術的平面結構不同的立體結構，并且使得與該立體結構相應的存儲單元的溝道長度由存儲單元的浮柵的寬度與浮柵埋入第一溝槽的深度之和來決定，這樣在保證存儲單元的溝道長度足夠長的情況下，可以減小存儲單元的浮柵的寬度，使浮柵的寬度微縮，從而可以使ET0XN0R型閃存能夠微縮至45nm節點以下。
【附圖說明】
[0032]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯:
[0033]圖1是現有技術的ETOX NOR型閃存的結構的截面示意圖；
[0034]圖2是本發明實施例一的一種ETOX NOR型閃存的結構的截面示意圖；
[0035]圖3是本發明實施例二的ETOX NOR型閃存的結構的制作方法的流程圖；
[0036]圖4a_圖4f是本發明實施例二的ETOX NOR型閃存的結構的制作方法的各階段對應的結構的截面示意圖；
[0037]圖5a-圖5c是實現圖3中步驟S303的各階段對應的結構的截面示意圖。
[0038]圖中的附圖標記所分別指代的技術特征為:
[0039]11、P型襯底；12、深N型阱區；13、P型阱區；14、表面溝道層；15、隧道氧化層；16、浮柵；17、多晶硅間電介質層；18、控制柵；
[0040]21、P型襯底；22、深N型阱區；23、P型阱區；24、表面溝道層；25、隧道氧化層；26、浮柵；27、多晶娃間電介質層；28、控制柵；A、第一溝槽；
[0041]41、P型襯底；42、深N型阱區；43、P型阱區；44、表面溝道層；45、隧道氧化層；46、浮柵；47、多晶娃間電介質層；48、控制柵；B、第一溝槽；
[0042]51、光刻膠層。
【具體實施方式】
[0043]下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發明相關的部分而非全部內容。
[0044]實施例一
[0045]本發明實施例一提供一種ETOX NOR型閃存的結構。圖2是本發明實施例一的一種ETOX NOR型閃存的結構的截面示意圖。如圖2所示，所述ETOX NOR型閃存的結構包括:P型襯底(P-Substrate) 21 ;位于所述P型襯底21中的深N型阱區(De印N-Well) 22和P型阱區(P-Well )23，其中，所述P型阱區23位于所述深N型阱區22上；位于所述P型阱區23中的第一溝槽A ;位于所述P型阱區23中的表面溝道層24，以及襯在所述第一溝槽A內壁和覆蓋在所述表面溝道層24表面的隧道氧化層25 ;位于所述隧道氧化層25上的浮柵26和位于所述隧道氧化層25下的有源區(在圖2中未示出)；以及位于所述浮柵26上的多晶娃間電介質層(Inter Poly Dielectric,簡稱IPD)和位于所述多晶娃間電介質層27上的控制柵(Control Gate) 28。
[0046]需要說明的是，在制作過程中，深N型阱區22和P型阱區23依次在P型襯底21中形成，并且可以采用摻雜的方式形成，其中，可選地，P型襯底21可以為P型硅襯底；然后，在P型阱區23中形成第一溝槽A ;在形成第一溝槽A后，再在P型阱區23中形成表面溝道層24，并且表面溝道層24也可以采用摻雜的方式形成。
[0047]具體地，參見圖2，由于第一溝槽A位于P型阱區23中，以及隧道氧化層25襯在第一溝槽A內壁和覆蓋在表面溝道層24表面，并且浮柵26位于隧道氧化層25上，這樣形成的浮柵26填充了第一溝槽A除去其內壁的剩余空間，也就是說，本實施例的ETOX NOR型閃存的結構中的隧道氧化層25和浮柵26的結構與現有技術中的平面結構不同，均屬于立體結構。現有技術中與平面結構相應的存儲單元的溝道長度由存儲單元的浮柵的寬度來定義，然而，本實施例中與立體結構相應的存儲單元的溝道長度由存儲單元的浮柵的寬度與浮柵埋入第一溝槽的深度(浮柵填充第一溝槽的深度)之和來決定，這樣在保證存儲單元的溝道長度足夠長(大于10nm)的情況下，可以減小存儲單元的浮柵的寬度，使浮柵的寬度微縮，從而可以使ETOX NOR型閃存能夠微縮至45nm節點以下，并且對現有技術的制程改動很小，僅僅增加了一次額外的光刻和蝕刻即可完成。
[0048]可選地，所述第一溝槽A的深度可以為500埃到2000埃。在制程允許的情況下，如果第一溝槽A的深度越深，則在保證存儲單元的溝道長度足夠長的情況下，存儲單元的浮柵的寬度減小得越多，使浮柵的寬度微縮得越多，從而可以使ETOX NOR型閃存能夠更容易微縮至45nm節點以下。
[0049]可選地，所述隧道氧化層25的材料可以為二氧化硅。
[0050]本發明實施例一提供的ETOX NOR型閃存的結構，通過在P型阱區中形成第一溝槽，以及用后續形成的隧道氧化層和浮柵來填充第一溝槽，使得