一種高密度集成電路封裝結構的制作方法
【技術領域】
[0001] 本發明屬于集成電路封裝技術領域，特別涉及一種高密度集成電路封裝結構。
【背景技術】
[0002] 集成電路封裝不僅起到集成電路芯片內鍵合點與外部進行電氣連接的作用，也為 集成電路芯片提供了一個穩定可靠的工作環境，對集成電路芯片起到機械或環境保護的作 用，從而使集成電路芯片能夠發揮正常的功能，并保證其具有高穩定性和可靠性。總之，集 成電路封裝質量的好壞，對集成電路整體性能的影響很大。因此，封裝應具有較強的機械性 能、良好的電氣性能、散熱性能和化學穩定性。
[0003] 雖然1C的物理結構、應用領域、I/O數量差異很大，但是1C封裝的作用和功能卻 差別不大，封裝的目的也相當的一致。作為"芯片的保護者"，封裝起到了好幾個作用，歸納 起來主要有以下兩個：
[0004] (1)保護芯片，使其免受物理損傷；
[0005] (2)重新分布1/0,獲得更易于裝配處理的引腳節距。封裝還有其他一些次要的作 用，比如提供一種更易于標準化的結構，為芯片提供散熱通路，避免使芯片產生〇粒子造 成的軟錯誤，以及提供一種更便于測試和老化試驗的結構。封裝還能用于多個1C的互連。
[0006] 隨著微電子機械系統（MEMS)器件和片上實驗室（lab-on-chip)器件的不斷發展， 封裝起到了更多的作用：如限制芯片與外界的接觸、滿足壓差的要求以及滿足化學和大氣 環境的要求。最近幾年人們對1C封裝的重要性和不斷增加的功能的看法發生了很大的轉 變，1C封裝已經成為了和1C本身一樣重要的一個領域，這是因為在很多情況下，1C的性能 受到1C封裝的制約。因此，人們越來越注重發展1C封裝技術以應對新的挑戰。
[0007] 隨著人們對智能設備功能要求的不斷增加，特別是智能家電的興起，產品需要更 多的存儲器，以208milS0P8為封裝載體的FlashMemory(閃存）的需求量急劇上升，以前 這塊芯片封裝市場被韓國、中國臺灣的企業所壟斷，隨著國內設計公司的興起，技術能力不 提高，目前國內已經撐握該芯片設計技術，但封裝技術方面韓國、臺灣地區的封裝廠技術比 較成熟，大陸封裝廠正在追趕中。
[0008] 目前，國內封裝廠還很少有這種208mil寬體S0P8封裝技術，即使有也是技術不夠 完善，可靠性比較低。而臺灣企業在封裝代工方面積累了多年的經驗，在208mil寬體S0P8 封裝技術上比較成熟和完善，在行業內處于壟斷地位。因此開發此項電路封裝結構及封裝 技術極為必要。
【發明內容】
[0009] 本發明的目的是針對上述現有技術的不足，提供一種高密度集成電路封裝結構， 以增加封裝體內的電路積集度、降低封裝成本以及提高集成電路封裝的可靠性。
[0010] 本發明解決其技術問題所采用的技術方案是：一種高密度集成電路封裝結構， 包括由引線框基島、內引腳線和外引腳構成的金屬引線框架，引線框基島上固定有芯片， 芯片和內引腳線之間設有微連接線，所述的引線框架、芯片和微連接線密封在長方體的 塑封體內，所述塑封體的長度A1滿足5. 13mmSA1 < 5. 23mm，塑封體的寬度A2滿足 5. 18mm彡A2彡5. 38_，塑封體的厚度A3滿足1. 70mm彡A3彡1. 90_。
[0011] 所述的一種高密度集成電路封裝結構，其外引腳的跨度B1滿足 7. 70mm彡B1彡8. 10mm，外引腳的間距B2滿足1. 250mm彡B2彡2. 540mm，外引腳的長度B3 滿足B3 = (B1-A2) /2,外引腳的腳掌長度A6滿足0? 60mm彡A6彡0? 70mm，外引腳的寬度B4 滿足 〇? 38mm<B4 < 0? 48mm。
[0012] 所述的一種高密度集成電路封裝結構，其塑封體的寬度A2為5. 28mm，塑封體的 厚度A3為1.80mm，所述外引腳的個數B滿足6 <B< 40的整數，外引腳的跨度B1為 7. 90mm，外引腳的間距B2為1. 27mm，外引腳的長度B3為1. 31mm，外引腳的腳掌長度A6為 0? 65mm，外引腳的寬度B4為0? 415mm，塑封體的長度A1與外引腳的個數B之間滿足A1 = 5. 23+(B_8)X1. 8/2mm。
[0013] 所述的一種高密度集成電路封裝結構，其外引腳的個數B為八個，塑封體的長度 A1 為 5. 23mm〇
[0014] 所述的一種高密度集成電路封裝結構，其引線框基島背面開設有呈陣列分布的多 個錐形的凹坑。
[0015] 所述的一種高密度集成電路封裝結構，其引線框基島內開有八個長方形孔。
[0016] 所述的一種高密度集成電路封裝結構，其內引腳線為銅線、銅合金線、鐵線、鐵合 金線、鋁線或鋁合金線，內引腳線上還設有厚度為17-76um的銀合金鍍層，所述的銀合金由 質量百分數為 1. 8-2. 5% 的Cu、l. 2-1. 5% 的Ge、l. 5-2. 5% 的Sn、0. 8-1. 2% 的In和余量的 Ag組成。
[0017] 所述的一種高密度集成電路封裝結構，其引線框基島由銅、銅合金、鐵、鐵合金、 鋁或鋁合金制成，引線框基島的外部邊緣表面鍍有一圈厚度為17-76nm的氧化層，所述的 氧化層的通過濺射沉積，該氧化層由質量百分數為45-50%的氧化銦、25-30%的氧化錫、 8-10%的氧化鍺和余量的氧化鋅組成。
[0018] 所述的一種高密度集成電路封裝結構，其引線框基島到內引腳線頂端的距離為 0. 203mm，引線框基島的下沉距離為0. 203mm，內引腳線的長度為0. 659mm，所述的塑封體所 使用的封裝材料為環保樹脂塑封料。
[0019] 所述的一種高密度集成電路封裝結構，其引線框架尺寸為長300±0. 100mm、寬 100mm和厚0. 203mm，引線框架上設置有多個安裝單元，所述的安裝單元沿寬度方向列成11 排，沿長度方向排成36列，所述的引線框架中間設置有多個工藝孔，所述的工藝孔包括長 橢圓孔和方形孔。
[0020] 本發明的有益效果是：
[0021] 1、通過對塑封體長、寬、高的尺寸設計，使得本封裝集成電路產品能夠用于對高 頻、高帶寬、低噪聲、高導熱、高導電性能有特殊需求（如閃存芯片）的大規模集成電路，克 服了現有技術中的封裝結構電路積集度低、封裝成本高、性能較低的缺點。
[0022] 2、通過對引線框基島到內引腳線間距的設計，使得集成電路產品的電性能明顯改 善，生產效率、生產合格率、成本等綜合效果較好；引線框基島背面的凹坑和長方形孔能夠 提高基島密封塑料的結合強度，避免分層，提高了封裝的可靠性。
[0023] 3、本發明所公布的引線框架，每條上的安裝單元數量增加了 106. 25%，安裝單元 面積單只減少21. 65%，引線框架的利用率多71. 4%，極大的節約了材料；塑封生產效率高 達彡80000顆/小時，增大生產效率。
[0024] 4、本發明所采用的設備為自動設備，塑封時每兩片框架組成一組，塑封料從中間 溢料填充，最大化的節約了塑封料，塑封料利用率多70. 0%，增大了塑封料的利用率；
[0025] 5、本發明使用的切筋成型技術使切筋成型生產效率達到彡112000顆/小時，增大 生產效率；
[0026] 6、本發明塑封后引線框架的翹曲度（warp)在10_以下，增強了產品的可靠性；潮 濕度敏感等級（MSL) 3級以上；封裝體熱脹冷縮的耐久性（TCT) 500次；高溫加速老化試驗 (HAST) 168小時；高溫使用壽命測試（HTOL) 1000小時。
【附圖說明】
[0027] 圖1為本發明的結構示意圖；
[0028] 圖2為本發明引線框基島的結構示意圖；
[0029] 圖3為本發明引線框架正面結構的示意圖；
[0030] 圖4為本發明引線框架塑封的結構示意圖。
[0031] 其中各標記名稱為：1 一外引腳、2-塑封體、3-內引腳線、4一凹坑、5-引線框基 島、6-長方形孔、7-引線框架、8-工藝孔、9一溢J3父槽。
【具體實施方式】
[0032] 下面結合附圖對本發明作進一步詳細說明。
[0033] 如圖1所示，是本發明一種高密度集成電路封裝結構的示意圖，包括外引腳1和塑 封體2,塑封體2的長度A1滿足關系5. 13mm<A1 < 5. 23mm，塑封體2的寬度A2滿足關系 5. 18mm彡A2彡5. 38_，塑封體2的厚度A3滿足關系1. 70mm彡A3彡1. 90_，外引腳1的 跨度B1滿足3. 123mm彡B1彡5. 123_，外引腳1的跨度B1滿足7. 70mm彡B1彡8. 10_，外 引腳1的間距B2滿足1. 250mm彡B2彡2. 540_，外引腳1的長度B3滿足B3 = (Bl-A2)/2， 即1. 26mm<B3 < 1. 36mm，外引腳1腳掌A6滿足0? 60mm<A6 < 0? 70mm，外引腳1的寬度 B4滿足0? 38mm<B4 <0? 48mm;通過對以上尺寸的設計，使得本封裝集成電路產品能夠用 于對高頻、高帶寬、低噪聲、高導熱、高導電性能有特殊需求（如閃存芯片）的大規模集成電 路，克服了現有技術中的封裝結構電路積集度低、封裝成本高、性能較低的缺點。
[0034] 進一步，所述塑封體2的寬度A2為5. 28mm，塑封體2的厚度A3為1. 80mm，所述外 引腳1的個數B滿足6彡B彡40的整數，外引腳1的跨度B1為7. 90mm，外引腳1的間距B2為 1.27mm，外引腳1的長度B3為1. 31mm，外引腳1的腳掌長度A6為0? 65mm，外引腳1的寬度B4 為0? 415mm，塑封體2的長度A1與外引腳1的個數B之間滿足A1 = 5. 23+(B-8)XL8/2mm， 外引腳1的個數B為八個，塑封體2的長度A1為5. 23mm。
[0035] 如圖2所示是本發明引線框基島5的結構示意圖，引線框基島5上固定