一種碳化硅vdmos器件及其制作方法
【技術領域】
[0001]本發明屬于功率半導體技術，具體的說是涉及垂直雙擴散金屬氧化物半導體場效應晶體管(VDM0SFET)器件結構，尤其是一種高可靠性碳化硅VDMOS器件及其制作方法。
【背景技術】
[0002]碳化硅VDM0SFET器件是以寬禁帶半導體材料碳化硅制造的新一代功率器件。碳化硅的大禁帶寬度、高臨界擊穿電場、高熱導率和高電子飽和漂移速度使其在大功率、高溫、高頻的電力電子領域有非常廣闊的應用前景。
[0003]碳化硅是唯一可以直接被熱氧化的化合物半導體，所以可以成為制作金屬-氧化物-半導體結構的合適材料。然而，碳化硅熱生長的SityM量卻不如硅，SiC/S1j^界面電荷比Si/Si02大約高兩個數量級，而且由于SiC/Si02界面存在大量陷阱，從而導致SiCVDMOS器件低溝道迀移率和嚴重的柵介質可靠性問題。
[0004]與此同時，由于SiC相比于S12具有更高的介電常數，根據電位移矢量的連續性，柵介質二氧化硅中的電場是碳化硅中的2.5倍左右。對于碳化硅VDMOS器件，在器件臨界擊穿時，柵氧化層中的電場強度將很容易達到影響柵氧可靠性的最低電場，從而引起半導體材料和柵金屬向柵介質注入電子，產生Fowler-Nordheim(FN)隧穿電流，導致介質時變擊穿(time-dependent dielectric-breakdown，TDDB)，使碳化娃 VDMOS 器件面臨非常嚴重的柵介質可靠性問題。
【發明內容】
[0005]本發明所要解決的，就是針對上述問題，提出一種高可靠性碳化硅VDMOS器件及其制作方法。
[0006]為實現上述目的，本發明采用如下技術方案:
[0007]一種碳化硅VDMOS器件，如圖2所示，包括自下而上依次設置的金屬漏電極12、N+襯底11和N_外延層10 ;所述N_外延層10上層一端具有第一 Pbase區7，其上層另一端具有第二 Pbase區71 ;所述第一 Pbase區7中具有相互獨立的第一 N+源區6和第一 P +接觸區5 ;所述第二 Pbase區71中具有相互獨立的第二 N+源區61和第二 P +接觸區51 ;所述第一N+源區6和第一 P +接觸區5上表面具有第一金屬源電極3 ;所述第二 N+源區61和第二P+接觸區51上表面具有第二金屬源電極31 ;所述第一金屬源電極3和第二金屬源電極31之間具有柵極結構；所述柵極結構由柵氧化層4、位于柵氧化層4上表面的多晶硅柵2和位于多晶硅柵2上表面的柵電極I構成；所述N_外延層10中具有埋介質槽8，所述埋介質槽8位于第一 Pbase區7和第二 Pbase區71之間的N_外延層10下表面，所述埋介質槽8下表面與N_外延層10之間具有P+層9 ;其中第一 Pbase區7和第二 Pbase區71、第一 N+源區6和第二 N+源區61、第一 P +接觸區5和第二 P +接觸區51、第一金屬源電極3和第二金屬源電極31均對稱設置在第二 f外延層8中線兩側。
[0008]進一步的，所述埋介質槽8中填充的介質材料為Si02。
[0009]一種碳化硅VDMOS器件的制造方法，其特征在于，包括以下步驟:
[0010]第一步:采用外延工藝，在碳化硅N+襯底11上表面生成N _外延層10 ；
[0011]第二步:采用離子注入工藝，在N_外延層10上層一端注入P型半導體雜質形成第一Pbase區7，在其上層另一端注入P型半導體雜質形成第二 Pbase區71 ；
[0012]第三步；采用離子注入工藝，在第一 Pbase區7上層注入P型半導體雜質形成第一P+接觸區5，在第二 Pbase區71上層注入P型半導體雜質形成第二 P +接觸區51 ；
[0013]第四步:采用離子注入工藝，在第一 Pbase區7上層注入N型半導體雜質形成第一N+源區6，在第二 Pbase區71上層注入N型半導體雜質形成第二 N +源區61 ;所述第一 P+接觸區5和第一 N+源區6相互獨立，所述第二 P +接觸區51和第二 N +源區61相互獨立；
[0014]第五步:采用離子注入工藝，在第一 Pbase區7和第二 Pbase區71之間的N—外延層10上層注入P型半導體雜質生成P+層9，然后采用刻蝕工藝在P +層9中刻蝕出埋介質槽8 ;
[0015]第六步:在埋介質槽8上表面以及埋介質槽8兩側的器件表面生長柵氧化層4，在柵氧化層4上表面淀積多晶硅，經刻蝕形成多晶硅柵2 ;
[0016]第七步:在第一 N+源區6和第一 P +接觸區5上表面生成第一金屬源電極3 ;在第二N+源區61和第二 P +接觸區51上表面生成第二金屬源電極31 ;在多晶硅柵2上生成柵電極I。
[0017]本發明的有益效果為，本發明在碳化硅VDMOS器件JFET區引入P+層，在P +上引入介質槽，該P+層和介質槽對柵氧電場具有一定的屏蔽作用，通過產生與柵氧電場相反方向的電場，減小了柵氧電場，從而提高柵介質的可靠性。
【附圖說明】
[0018]圖1是傳統碳化硅VDMOS器件結構示意圖；
[0019]圖2是本發明提供的一種高可靠性碳化硅VDMOS器件結構示意圖；
[0020]圖3是在碳化硅N+襯底上形成N _碳化硅外延層示意圖；
[0021]圖4是在第二碳化娃Pf外延層上通過離子注入形成兩個Pbase區示意圖；
[0022]圖5是在在兩個Pbase區中分別通過離子注入形成P+接觸區與兩個Pbase區間形成的JFET區中的P+區示意圖；
[0023]圖6是在兩個Pbase區中分別通過離子注入形成N+源區示意圖；
[0024]圖7是對JFET區中的碳化硅P+區進行部分刻蝕并形成介質槽示意圖；
[0025]圖8是在半導體表面生長一層柵介質二氧化硅，并淀積多晶硅，刻蝕多晶硅形成柵極形狀示意圖；
[0026]圖9是在分別形成漏電極、柵電極和源電極示意圖；
[0027]圖10是本發明提供的具有埋介質槽的碳化硅VDMOS器件結構與傳統碳化硅VDMOS器件結構柵氧電場分布仿真比較圖。
【具體實施方式】
[0028]下面結合附圖，詳細描述本發明的技術方案:
[0029]本發明的一種碳化硅VDMOS器件，如圖2所示，包括自下而上依次設置的金屬漏電極12、N+襯底11和『外延層10 ;所述『外延層10上層一端具有第一 Pbase區7，其上層另一端具有第二 Pbase區71 ;所述第一 Pbase區7中具有相互獨立的第一 N+源區6和第一P+接觸區5 ;所述第二 Pbase區71中具有相互獨立的第二 N +源區61和第二 P +接觸區51 ;所述第一 N+源區6和第一 P +