一種柵漏電容緩變的超結功率器件及其制造方法
【技術領域】
[0001]本發明屬于半導體功率器件技術領域，特別是涉及一種柵漏電容緩變的超結功率器件及其制造方法。
【背景技術】
[0002]近10多年來，超結功率器件的電荷平衡理論在半導體行業的應用，為高壓功率器件的市場建立了新的標桿。超結功率器件基于電荷平衡技術，可以降低導通電阻和寄生電容，使得超結功率器件具有極快的開關特性，可以降低開關損耗，實現更高的功率轉換效率。公知的超結功率器件的剖面結構示意圖如圖1a所示，包括第一摻雜類型的漏區100及位于漏區100之上的第一摻雜類型的襯底外延層101 ;凹陷在襯底外延層101內設有用于和襯底外延層101雜質形成電荷平衡的多個相互平行的第二摻雜類型的柱狀摻雜區102 ；在柱狀摻雜區102的頂部設有第二摻雜類型的體區103，體區103超出相對應的柱狀摻雜區102兩側并延伸至襯底外延層101內；在體區103的內部兩側分別設有第一摻雜類型的源區106 ;相鄰的體區103之間的襯底外延層101之上設有柵介質層104和柵極105，柵介質層104和柵極105向兩側延伸至相鄰的源區104的上部，由此每個柵極105可以同時控制兩個溝道區的開啟或者關斷。絕緣介質層107覆蓋柵極105、襯底外延層101和體區103 ;在絕緣介質層107內設有接觸孔且在接觸孔內填充有金屬層108，金屬層108覆蓋了柵極105并與體區103和源區104形成歐姆接觸。
[0003]超結功率器件在開啟和關斷過程中，米勒電容(Crss)及其所對應的柵漏電容(Cgd)對超結功率器件的開關速度起主導作用，若能降低Cgd，就可提高超結功率器件的開關速度、降低開關損耗；同時，公知的超結功率器件在開啟和關斷時，柵漏電容(Cgd)會發生突變，如圖1b所示，這使得超結功率器件的電磁干擾嚴重。
【發明內容】
[0004]本發明的目的是為克服現有技術的不足而提供一種柵漏電容緩變的超結功率器件及其制造方法，本發明的超結功率器件采用具有兩種或兩種以上不相等寬度的體區結構，同時采用分柵結構，能夠把超結功率器件在開啟或關斷時的柵漏電容突變分攤到多個電壓節點，從而降低由柵漏電容突變引起的電磁干擾。
[0005]根據本發明提出的一種柵漏電容緩變的超結功率器件，包括:
[0006]在半導體襯底的底部設有第一摻雜類型的漏區，該漏區的上部設有第一摻雜類型的襯底外延層；
[0007]所述襯底外延層的內部設有凹陷在該襯底外延層內部的用于與襯底外延層雜質形成電荷平衡的多個相互平行的第二摻雜類型的柱狀摻雜區，該柱狀摻雜區的寬度相等，且相鄰的柱狀摻雜區之間的間距相等；
[0008]所述柱狀摻雜區的頂部分別設有第二摻雜類型的體區，該體區超出相對應的柱狀摻雜區兩側并延伸至所述襯底外延層的內部；
[0009]其特征在于:
[0010]所述體區設有兩種或兩種以上不相等的寬度；
[0011]所述體區內部的兩側分別設有第一摻雜類型的源區，該源區與相鄰的襯底外延層之間的體區層構成器件的溝道區；
[0012]所述溝道區上部設有柵介質層和柵極，所述柵極之間由絕緣介質層隔離，該絕緣介質層覆蓋所述柵極、襯底外延層和體區；
[0013]所述絕緣介質層內部設有接觸孔，該接觸孔內填充有金屬層，該金屬層與所述體區和源區形成歐姆接觸。
[0014]本發明提出的一種柵漏電容緩變的超結功率器件的進一步優選方案是:
[0015]本發明所述體區的寬度依次設為:A、A+1B、A、A+1B、A、…；或者依次設為:A、A+1B、...、A+nB、A+(n_l)B、…、A、A+1B、...、A+nB、A+(n_l)B、...、A、…，其中:n^2。所屬體區的寬度按照上述方式依次設置，體區的不想等寬度的數量以及依次設置的循環次數可以根據芯片面積的大小、制造工藝平臺的選擇以及芯片的特性要求(如導通電阻的要求、柵漏電容緩變的次數等)來設定，由不相等的體區寬度得到的不相等的相鄰體區之間的間距的數量決定了芯片在開啟或關斷時的柵漏電容緩變的次數，而依次設置的循環次數以能夠滿足芯片導通電阻大小的要求。
[0016]本發明所述第一摻雜類型為η型摻雜，所述第二摻雜類型為P型摻雜；或者所述第一摻雜類型為P型摻雜，所述第二摻雜類型為η型摻雜。
[0017]本發明所述襯底外延層的材質為硅。
[0018]本發明所述體區和襯底外延層的上部設有柵極電阻，該柵極電阻與所述體區和襯底外延層之間設有介質層，所述柵極通過所述柵極電阻與外部電路連接。
[0019]基于上述本發明提出的一種柵漏電容緩變的超結功率器件的制造方法，其特征在于，包括如下具體步驟:
[0020]步驟一:在第一摻雜類型的漏區的上部形成第一摻雜類型的襯底外延層；
[0021]步驟二:在所述襯底外延層的內部形成凹陷在該襯底外延層內部的用于與襯底外延層雜質形成電荷平衡的多個相互平行的第二摻雜類型的柱狀摻雜區，該柱狀摻雜區的寬度相等，且相鄰的柱狀摻雜區之間的間距相等；
[0022]步驟三:在所述柱狀摻雜區的頂部形成第二摻雜類型的體區，該體區超出相對應的柱狀摻雜區的兩側并延伸至所述襯底外延層的內部，且所述體區設有兩種或兩種以上不相等的寬度；
[0023]步驟四:在所述體區和襯底外延層的表面形成柵介質層，并在該柵介質層的上部形成多晶娃介質層；
[0024]步驟五:刻蝕所述多晶硅介質層和柵介質層，刻蝕后剩余的多晶硅介質層形成器件的柵極，并同時形成位于所述體區和襯底外延層上部的柵極電阻；
[0025]步驟六:首先自對準地進行低濃度的第一摻雜類型的離子注入，然后再進行源區光刻；或者直接進行源區光刻，然后再進行第一摻雜類型的離子注入，在所述體區的內部形成器件的源區；
[0026]步驟七:覆蓋所形成的結構淀積絕緣介質層，之后刻蝕所述絕緣介質層，在該絕緣介質層的內部形成接觸孔；
[0027]步驟八:進行第二摻雜類型的離子注入，在所述體區的內部形成體區的接觸區；
[0028]步驟九:覆蓋所形成的結構淀積的金屬層，該金屬層覆蓋所述柵極并填滿所述接觸孔。
[0029]本發明提出的一種柵漏電容緩變的超結功率器件的制造方法的進一步優選方案是:
[0030]步驟四所述柵介質層的材質為氧化硅、氮化硅、氮氧化硅、氧化鉿或高介電常數的絕緣材料。
[0031]步驟七所述絕緣介質層的材質為硅玻璃、硼磷硅玻璃或磷硅玻璃。
[0032]步驟九所述金屬層的材質為銅、鋁、鎢、鈦、氮化鈦或氮化鎢中的一種或兩種或兩種以上形成的合金。
[0033]本發明與現有技術相比其顯著優點在于:
[0034]第一，本發明提出的一種柵漏電容緩變的超結功率器件的體區具有兩種或兩種以上不同的寬度，由于與襯底外延層雜質形成電荷平衡的多個相互平行的柱狀摻雜區的寬度相等且相鄰的柱狀摻雜區之間的間距相等，使得相鄰的體區之間具有兩種或兩種以上不相等的間距；同時，還采用了分柵結構，與具有不相等間距的體區結構結合，能夠把超結功率器件在開啟或關斷時的柵漏電容突變分攤到多個電壓節點，進而能夠降低由柵漏電容的突變，從而降低電容突變引起的電磁干擾現象。
[0035]第二，本發明提出的一種柵漏電容緩變的超結功率器件在使用中，能夠方便地在器件的芯片內部集成柵極電阻，進一步抑制柵極電壓震蕩和降