一種半導體器件及其制造方法
【技術領域】
[0001]本發明涉及半導體制造工藝，具體而言涉及一種形成位于柵極結構兩側的側墻的方法以及采用該方法制造的半導體器件。
【背景技術】
[0002]在半導體制造工藝中，在半導體襯底上形成柵極結構之后，需要在柵極結構的兩側形成多個側墻。如圖1所示，在半導體襯底100上形成柵極結構101 (作為示例，柵極結構101包括自下而上層疊的柵極介電層101a、柵極材料層1lb和柵極硬掩蔽層1lc)之后，在柵極結構101兩側的半導體襯底100中形成LDD (輕摻雜漏極)區之前，需要在柵極結構101的兩側形成偏移側墻(offset spacer) 102,偏移側墻102的構成材料為氮化娃。在后續實施各項工藝之前，偏移側墻102均不被去除，其可以作為高k-金屬柵極結構兩側的側壁結構。在半導體襯底100的PMOS區的將要形成源/漏區的部分形成用于填充嵌入式鍺硅層的凹槽、在半導體襯底100的NMOS區的將要形成源/漏區的部分形成用于填充嵌入式碳硅層的凹槽以及實施源/漏區注入以在柵極結構101兩側的半導體襯底100中形成源/漏區之前，均需要形成主側墻(main spacer),所述主側墻由第一側墻103和第二側墻104構成，其中，第一側墻103位于偏移側墻102和第二側墻104之間，第二側墻104的構成材料為氮化硅，第一側墻103的構成材料為氧化物，其作用在于后續在半導體襯底100上沉積層間介電層之前去除第二側墻104時保護偏移側墻102不受濕法蝕刻腐蝕液的損傷。由此可見，形成第一側墻103所需實施的工藝增大了工藝的復雜度，進而造成工藝成本的增加。
[0003]因此，需要提出一種方法，以解決上述問題。
【發明內容】
[0004]針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括:提供半導體襯底，在所述半導體襯底上形成有柵極結構；在所述柵極結構的兩側依次形成緊靠所述柵極結構的偏移側墻和緊靠所述偏移側墻的主側墻，其中，所述偏移側墻的構成材料滿足以下條件:后續實施濕法蝕刻去除所述主側墻時采用的熱磷酸對所述主側墻的構成材料和所述偏移側墻的構成材料的蝕刻選擇比大于20。
[0005]進一步，所述偏移側墻的構成材料為S1CN，所述主側墻的構成材料為氮化硅。
[0006]進一步，形成所述偏移側墻之后且形成緊靠所述偏移側墻的主側墻之前，實施輕摻雜離子注入并退火，以在所述偏移側墻兩側的半導體襯底中形成LDD區。
[0007]進一步，形成所述LDD區之后，實施袋狀區離子注入并退火，以在所述偏移側墻兩側的半導體襯底中形成袋狀區。
[0008]進一步，所述柵極結構包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
[0009]本發明還提供一種半導體器件，包括:半導體襯底；形成在所述半導體襯底上的柵極結構；位于所述柵極結構的兩側且緊靠所述柵極結構的偏移側墻，其中，所述偏移側墻的構成材料滿足以下條件:后續實施濕法蝕刻去除緊靠所述偏移側墻的主側墻時采用的熱磷酸對所述主側墻的構成材料和所述偏移側墻的構成材料的蝕刻選擇比大于20。
[0010]進一步，所述偏移側墻的構成材料為S1CN，所述主側墻的構成材料為氮化硅。
[0011]進一步，所述柵極結構包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
[0012]根據本發明，不需要在所述主側墻和所述偏移側墻之間形成額外的由氧化物構成的側墻，從而降低工藝復雜度和工藝成本。
【附圖說明】
[0013]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0014]附圖中:
[0015]圖1為根據現有技術在柵極結構的兩側形成多個側墻之后的器件的示意性剖面圖；
[0016]圖2為根據本發明示例性實施例的方法在柵極結構的兩側形成多個側墻之后的器件的示意性剖面圖；
[0017]圖3為根據本發明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0018]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0019]為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的形成位于柵極結構兩側的側墻的方法以及采用該方法制造的半導體器件。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0020]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0021][示例性實施例]
[0022]下面，參照圖2和圖3來描述根據本發明示例性實施例的方法形成位于柵極結構兩側的側墻的詳細步驟。
[0023]參照圖2，其中示出了根據本發明示例性實施例的方法在柵極結構的兩側形成多個側墻之后的器件的示意性剖面圖。
[0024]首先，提供半導體襯底200，半導體襯底200的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實施例中，半導體襯底200的構成材料選用單晶硅。在半導體襯底200中形成有將半導體襯底200分為NMOS區和PMOS區的隔離結構，隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構，半導體襯底200中還形成有各種阱(well)結構，為了簡化，圖示中均予以省略。
[0025]接著，在半導體襯底200上形成柵極結構201，作為示例，柵極結構201包括自下而上依次層疊的柵極介電層201a、柵極材料層201b和柵極硬掩蔽層201c。柵極介電層201a的構成材料包括氧化物，例如二氧化硅(Si02)。柵極材料層201b的構成材料包括多晶硅、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬硅化物中的一種或多種，其中，金屬可以是鎢(W)、鎳(Ni)或鈦(Ti);導電性金屬氮化物包括氮化鈦(TiN);導電性金屬氧化物包括氧化銥(IrO2);金屬硅化物包括硅化鈦(TiSi)。柵極硬掩蔽層201c的構成材料包括氧化物、氮化物、氮氧化物和無定形碳中的一種或多種，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未摻雜硅玻璃(USG)、旋涂玻璃(S0G)、高密度等離子體(HDP)或旋涂電介質(S0D);氮化物包括氮化硅(SiN);氮氧化物包括氮氧化硅(S1N);在本實施例中，柵極介電層201a的構成材料為二氧化硅，柵極材料層201b的構成材料為多晶娃，柵極硬掩蔽層201c的構成材料為氮化娃。柵極介電層201a、柵極材料層201b以及柵極硬掩蔽層201c的形成方法可以采用本領域技術人員所熟習的任何現有技術，優選化學氣相沉積法(CVD)，如低溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(L