層疊陶瓷電子部件的制作方法
【技術領域】
[0001] 本發明涉及層疊陶瓷電子部件，詳細地，涉及具有在具備層疊陶瓷層而成的陶瓷 層疊體、和配設于其內部的內部電極的陶瓷層疊體的表面為了與內部電極導通而配設外部 電極的結構的層疊陶瓷電子部件。
【背景技術】
[0002] 作為代表性的層疊陶瓷電子部件的層疊陶瓷電容器的制造方法之一，在專利文獻 1中記載了以下說明那樣的層疊陶瓷電容器的制造方法。
[0003] 在該專利文獻1記載的層疊陶瓷電容器的制造方法中，首先準備形成有未燒成內 部電極層的第1以及第2生片，使未燒成內部電極層的靜電電容形成部重合地交替層疊來 制作未燒成陶瓷層疊體。
[0004] 在這之后，將未燒成陶瓷層疊體切割成1個貼片區域并使各未燒成內部電極層的 引出部露出到未燒成陶瓷層疊體的端面，在未燒成陶瓷層疊體的未燒成內部電極層的引出 部露出的端面，涂布導電性膏來形成未燒成基底金屬層。
[0005] 然后，將未燒成陶瓷層疊體燒成，并將生片、未燒成內部電極層和未燒成基底金屬 層同時燒成，在將未燒成基底金屬層進行燒成而得到的基底金屬的表面實施鍍覆。
[0006] 由此，例如圖2所示，得到具有如下結構的層疊陶瓷電子部件，在陶瓷層疊體110 的內部隔著陶瓷層101而內部電極l〇2a、102b相互對置地配設，并且與引出到陶瓷層疊體 110的相互不同的端面103a、103b的內部電極102a、102b導通地在陶瓷層疊體110的端面 103a、103b配設外部電極 104a、104b。
[0007]但是，根據該專利文獻1的制造方法，由于在未燒成陶瓷層疊體的端面涂布導電 性膏，通過燒結（與未燒成陶瓷層疊體同時燒成）形成外部電極，因此外部電極的厚度變厚 (通常為10ym以上），存在作為產品的層疊陶瓷電容器的尺寸變大的這種問題。
[0008] 特別在期望使產品的厚度尺寸（高度尺寸）盡可能小的裝到多層基板等的內置型 的層疊陶瓷電子部件的情況下，外部電極的厚度給產品的厚度尺寸（高度尺寸）帶來不能 忽視的影響。
[0009] 在此，考慮減小導電性膏的比重來使導電性膏的涂布厚度較薄（推進薄涂化）的 方案，但這種情況下，在陶瓷層疊體的棱線部（角落部）電極的連續性降低，存在可靠性變 得不充分的這種問題。
[0010] 另外，在專利文獻2中，公開了以下說明那樣的陶瓷電子部件（實施方式中為層疊 陶瓷電容器）的制造方法。
[0011] 在該專利文獻2的方法中，首先層疊給定片數的未形成內部電極圖案的外層用陶 瓷生片。然后在其上將印刷有第1內部電極圖案的陶瓷生片和印刷有第2內部電極圖案的 陶瓷生片交替地各層疊給定片數。在這之后，進一步在其上再度層疊給定片數的未形成內 部電極圖案的外層用陶瓷生片，從而制作母層疊體。
[0012] 接下來，在得到的母層疊體的上下表面通過絲網印刷等形成要成為第1以及第2 外部端子電極的外部端子電極圖案。
[0013] 在這之后，在給定的位置切割母層疊體，分割成各個陶瓷層疊體（未燒成陶瓷胚 體）。接下來，在將陶瓷層疊體滾筒研磨后，在端面涂布導電性膏，進行燒結，形成外部端子 電極。由此得到陶瓷電子部件。
[0014] 根據該專利文獻2記載的陶瓷電子部件（實施方式中是層疊陶瓷電容器）的制造 方法，用絲網印刷等的方法形成第1以及第2外部端子電極的要成為從端面繞回至上下表 面（側面）的部分的外部端子電極圖案，因此能使陶瓷層疊體（陶瓷層疊體）的上下表面 (側面）的外部端子電極的厚度薄于上述專利文獻1的情況，能縮小陶瓷電子部件的厚度尺 寸（高度尺寸）。
[0015] 但是，在專利文獻2的方法的情況下，雖然能使上下表面中的外部端子電極的厚 度較薄，但其厚度也就約5ym程度，不能進一步推進薄層化，在分割母層疊體而單片化后 的用于在棱線部附加圓角（R)的滾筒研磨處理時，會產生電極的削去，存在會引起之后的 鍍附不良、或導通可靠性的降低等的問題。
[0016] 專利文獻
[0017] 專利文獻1 :JP特開2012-190874號公報
[0018] 專利文獻2 :JP特許第5287658號公報
【發明內容】
[0019] 本發明是為了解決上述課題而提出，其目的在于提供能使外部電極的厚度較薄、 在產品的小型化、薄型化的應對方面卓越并且向外部電極的陶瓷胚體（陶瓷層疊體）的固 著力和耐鍍性卓越的可靠性高的層疊陶瓷電子部件。
[0020] 為了解決上述課題，本發明的層疊陶瓷電子部件具有如下結構：在具備層疊陶瓷 層而形成的陶瓷層疊體、和在其內部設置的內部電極的陶瓷層疊體的表面，配設外部電極 使其與所述內部電極導通，所述層疊陶瓷電子部件的特征在于，（a)所述外部電極具備：在 引出所述內部電極的所述陶瓷層疊體的端面所形成的端面外部電極；和通過濺射法在所述 陶瓷層疊體的與所述端面相接的側面形成、與所述端面外部電極導通的側面外部電極，（b) 構成所述側面外部電極的與所述陶瓷層疊體相接的濺射電極層由包含3質量％以上的標 準氧化還原電位為-2. 36V至-0. 74V的范圍的金屬的材料形成，構成所述側面外部電極的 作為最外層的濺射最外電極層由Sn以及Bi的至少1種形成，或者由包含5質量％以上的 Sn以及Bi的至少1種的合金形成。
[0021] 另外，在本發明中，優選在所述側面外部電極的與所述陶瓷層疊體相接的濺射電 極層中包含的金屬是從由Mg、Al、Ti、W、Cr構成的群中選出的至少1種。
[0022] 側面外部電極的與陶瓷層疊體相接的濺射電極層通過包含上述金屬，能確保外部 電極相對于陶瓷層疊體的固著力，能使本發明更有實效。即，通過作為在與陶瓷層疊體相接 的層中包含的金屬使用標準氧化還原電位處于-2. 36V到-0. 74V的范圍的標準氧化還原電 位低的金屬（Mg、Al、Ti、W、Cr的至少1種），能形成具備與層疊層陶瓷元件的固著性卓越、 且厚度薄的端面外部電極的整體上可靠性也高的外部電極。
[0023] 在本發明中，優選進一步具備通過鍍覆形成在所述外部電極的表面的金屬膜。
[0024] 例如在將層疊陶瓷電子部件埋入安裝在陶瓷基板的情況下，通過在外部電極的表 面設置Cu鍍膜，提升了在用激光加工形成過孔來取得與埋入的層疊陶瓷電子部件的導通 的情況下的耐激光加工性，從而能提高通孔連接可靠性，在焊接安裝層疊陶瓷電子部件的 情況下，通過在外部電極的表面設置Ni鍍膜以及Sn鍍膜，能提升焊接性。
[0025]發明的效果
[0026]在本發明的層疊陶瓷電子部件中，由于側面外部電極的與陶瓷層疊體相接的層由 包含3質量％以上的標準氧化還原電位為-2. 36V到-0. 74V的范圍的金屬的材料構成，側 面外部電極的最外層（濺射最外電極層）由Sn以及Bi的至少1種、或者包含Sn以及Bi的 至少1種的合金構成，因此能提供外部電極的厚度較薄、對小型化、薄型化的應對性卓越、 且可靠性高的層疊陶瓷電子部件。
[0027]S卩，在本發明的層疊陶瓷電子部件中，通過由包含3質量％以上的標準氧化還原 電位為-2. 36V到-0. 74V的范圍的金屬（氧化還原電位低的金屬）的材料形成側面外部電 極的與陶瓷層疊體相接的層（濺射電極層），確保了外部電極與陶瓷層疊體（陶瓷層疊體） 的固著力。另外，通過由Sn以及Bi的至少1種形成側面外部電極的最外層（濺射最外電 極層），或者由包含5質量％以上的Sn以及Bi的至少1種的合金形成