半導體裝置的制造方法
【專利說明】半導體裝置
[0001][相關申請案]
[0002]本申請案享受以日本專利申請案2014-53320號(申請日:2014年3月17日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。
技術領域
[0003]本發明的實施方式涉及一種半導體裝置。
【背景技術】
[0004]近年來，作為用于反相器等電力轉換裝置的半導體裝置，使用IGBT(InsulatedGate Bipolar Transistor,絕緣柵雙極性晶體管)、二極管等。二極管通常與IGBT反向串聯地連接，被用作回流用二極管。因此，二極管也被稱作FWD(Free Wheeling D1de，續流二極管)。
[0005]對于反相器等電力轉換裝置的特性改善，FWD的特性改善與IGBT的特性改善一并變得重要。作為FWD的重要特性，有導通電壓(也就是說，導通狀態下的電壓下降)、恢復時間(也就是說，恢復時的恢復電流的消失時間)、及恢復時的安全動作區域(也就是說，即便在恢復電流流動的狀態下施加電壓也不會破壞的區域)等。而且，更理想的是恢復時的電流、電壓振動少。尤其重要的是一邊縮短恢復時間一邊擴寬恢復時的安全動作區域。
【發明內容】
[0006]本發明提供一種能夠使恢復時間縮短并且使恢復時的安全動作區域擴大的半導體裝置。
[0007]實施方式的半導體裝置包括:第一電極；第二電極；第一導電型的第一半導體區域，其設置在所述第一電極與所述第二電極之間，并且與所述第一電極接觸；第二導電型的第二半導體區域，其設置在所述第一半導體區域與所述第二電極之間；絕緣區域，其從所述第二電極向所述第一半導體區域側延伸；以及第一導電型的第三半導體區域，其設置在所述第二半導體區域與所述絕緣區域之間的至少一部分，并且與第一半導體區域接觸。
【附圖說明】
[0008]圖1 (a)是表示第一實施方式的半導體裝置的示意性剖視圖，圖1 (b)是表示第一實施方式的半導體裝置的示意性俯視圖。
[0009]圖2(a)及圖2(b)是表示第一實施方式的半導體裝置的導通狀態的動作的示意性剖視圖，圖2(c)是表示第一實施方式及參考例的半導體裝置的導通狀態下的載子濃度分布的圖。
[0010]圖3(a)及圖3(b)是表示第一實施方式的半導體裝置的恢復狀態的動作的示意性首1J視圖。
[0011]圖4(a)?圖4(c)是表示第一實施方式的半導體裝置的制造過程的一例的示意性首1J視圖。
[0012]圖5(a)及圖5(b)是表示第一實施方式的半導體裝置的制造過程的示意性剖視圖。
[0013]圖6是表示第一實施方式的第一變化例的半導體裝置的示意性剖視圖。
[0014]圖7(a)是表示第一實施方式的第二變化例的半導體裝置的示意性剖視圖，圖7(b)是表示半導體裝置的恢復狀態的動作的示意性剖視圖。
[0015]圖8(a)是表示第一實施方式的第三變化例的半導體裝置的示意性立體圖，圖8(b)是表示第一實施方式的第三變化例的半導體裝置的示意性俯視圖。
[0016]圖9(a)及圖9(b)是表示第二實施方式的半導體裝置的示意性剖視圖。
[0017]圖10(a)是表示第二實施方式的半導體裝置的電路圖的一例，圖10(b)是表示第二實施方式的半導體裝置的動作的時序圖。
[0018]圖11是表示第二實施方式的變化例的半導體裝置的示意性剖視圖。
[0019]圖12(a)是表示第三實施方式的半導體裝置的示意性剖視圖，圖12(b)是表示半導體裝置的動作的示意性剖視圖。
[0020]圖13是表示第四實施方式的半導體裝置的示意性剖視圖。
【具體實施方式】
[0021]下面，一邊參照附圖，一邊對實施方式進行說明。在下面的說明中，對相同的部件標附相同的符號，對已說明過一次的部件等適當地省略說明。
[0022](第一實施方式)
[0023]圖1 (a)是表示第一實施方式的半導體裝置的示意性剖視圖，圖1 (b)是表示第一實施方式的半導體裝置的示意性俯視圖。
[0024]圖1 (a)中，表示圖1 (b)的k-k'截面。圖1 (a)所示的范圍Iu是導體裝置IA的最小單元的范圍。半導體裝置IA以最小單元實現下述作用效果。
[0025]半導體裝置IA是pin(p-1ntrinsic-n) 二極管的一種。半導體裝置IA例如用作反相器電路等的回流用二極管。
[0026]半導體裝置IA包括陰極電極10 (第一電極)以及陽極電極11 (第二電極)。在陰極電極10與陽極電極11之間，設置著n+型的半導體區域20。半導體區域20與陰極電極10接觸。半導體區域20與陰極電極10歐姆接觸。
[0027]在半導體區域20與陽極電極11之間，設置著η型的半導體區域21。將半導體區域20與半導體區域21合并作為第一半導體區域。半導體區域21的雜質濃度低于半導體區域20的雜質濃度。
[0028]半導體區域21中所含的雜質元素的濃度也可以設定為低于半導體區域20與陰極電極10接觸一面的半導體區域20中所含的雜質元素的濃度。而且，也可以在半導體區域21與半導體區域20之間設置η型的緩沖層(未圖示)。緩沖層的雜質濃度例如設定為半導體區域21中所含的雜質濃度與半導體區域20中所含的雜質濃度之間。
[0029]在半導體區域21與陽極電極11之間，設置著P型的半導體區域30 (第二半導體區域)。半導體區域30與陽極電極11蕭特基接觸或者歐姆接觸。半導體區域30的膜厚例如為0.5 μ m(微米)?10 μ m。
[0030]絕緣區域13在Y方向(第三方向)上在至少一部分區域與半導體區域30隔開間隔dl而設置。也就是說，在Y方向上，絕緣區域13與半導體區域30在至少一部分區域分離。絕緣區域13從陽極電極11向半導體區域21側延伸。半導體區域21被絕緣區域13與半導體區域30夾著。絕緣區域13與陽極電極11接觸。絕緣區域13與陰極電極10之間的距離短于半導體區域30與陰極電極10之間的距離。也就是說，絕緣區域13的下部13d位于比半導體區域30的下部30d更低的位置。而且，設置多個絕緣區域13，與所述絕緣區域13相鄰的絕緣區域13從陽極電極11貫通半導體區域30而到達半導體區域21。
[0031]在陽極電極11與半導體區域21及半導體區域30之間，設置著P+型的半導體區域31 (第四半導體區域)。半導體區域31與陽極電極11及絕緣區域13接觸。半導體區域31的雜質濃度(或Z方向的雜質濃度分布的最大值或平均值)高于半導體區域30的雜質濃度(或Z方向的雜質濃度分布的最大值或平均值)。
[0032]半導體區域31與陽極電極11歐姆接觸。例如，半導體區域31與陽極電極11接觸一面的半導體區域31中所含的雜質元素的濃度高于半導體區域30與陽極電極11接觸一面的半導體區域30中所含的雜質元素的濃度。半導體區域31的膜厚例如為0.1 μ m?5 μ m0
[0033]絕緣區域13、半導體區域30、及半導體區域31分別如圖1 (b)所示那樣沿著與從陽極電極11朝向陰極電極10的Z方向(第一方向)交叉的X方向(第二方向)延伸。
[0034]半導體區域20、21、30、31各自的主要成分例如為硅(Si)。n+型、η型等導電型(第一導電型)的雜質元素例如應用磷⑵、砷(As)等。P+型、P型等導電型(第二導電型)的雜質元素例如應用硼(B)等。而且，半導體區域20、21、30、31各自的主要成分除硅(Si)以夕卜，還可以為硅碳化物(SiC)、氮化鎵(GaN)等。
[0035]而且,半導體區域20的雜質濃度的最大值大于3 X 117CnT3,例如為I X 118CnT3以上。半導體區域21雜質濃度也可以設定為隨著朝向陰極電極10而變高。半導體區域21的雜質濃度例如為IXlO15Cm-3以下，可根據元件的耐壓設計而設定為任意的雜質濃度。半導體區域30的雜質濃度的最大值例如為IXlO18cnT3以下。半導體區域31的雜質濃度的最大值高于3X1017cm_3，例如為IXlO19cnT3以上。這些P型半導體區域的雜質濃度也可以設定為隨著朝向陽極電極11而變高。
[0036]而且，所謂所述“雜質濃度”是指有助于半導體材料的導電性的雜質元素的實效濃度。例如，當在半導體材料中含有成為供體的雜質元素與成為受體的雜質元素時，將去除經活化的雜質元素中供體與受體的抵消量后的濃度設為雜質濃度。
[0037]而且，實施方式中，只要未特別說明，則以n+型、η型的順序表示η型雜質元素的濃度降低。而且，以P+型、P型的順序表示P型雜質元素的濃度降低。而且，在半導體裝置IA中，即便將P與η的導電型置換，也可以獲得同樣的效果。
[0038]而且，只要未特別說明，則所謂η+型半導體區域的雜質濃度高于η型半導體區域的雜質濃度，η+型半導體區域的與陰極電極10接觸一面的η+型半導體區域的雜質濃度高于η型半導體區域的雜質濃度的情況也包含在實施方式中。而且，所謂P+型半導體區域的雜質濃度高于P型半導體區域的雜質濃度，P+型半導體區域的與陽極電極11接觸一面的P+型半導體區域的雜質濃度高于P型半導體區域的與陽極電極11接