基于65nm工藝的環柵抗輻照MOS場效應管的制作方法
【技術領域】
[0001] 本發明屬于半導體器件技術領域，特別涉及一種抗總劑量輻照的65nmM0S場效應 晶體管，可用于大規模集成電路的制備。
【背景技術】
[0002] 自從1964年首次發現金屬氧化物半導體場效應晶體管M0SFET的電離輻射效應以 來，對于空間應用的電子系統器件和電路來說，電離輻射的總劑量效應都是導致功能衰退 的最重要因素之一。總劑量效應是指，能量大于半導體禁帶寬度的致電離輻射粒子照射半 導體時，半導體內部部分束縛態電子吸收輻射粒子能量，被激發到導帶，產生電子空穴對的 效應。研宄表明，總劑量效應主要對器件的介質及界面產生重要影響。總劑量效應對于體 硅結構器件的影響可以歸結為以下幾個方面：閾值電壓、亞閾值擺幅以及關態泄漏電流，這 些參數的退化會嚴重影響器件性能及可靠性。
[0003]隨著集成電路技術按照摩爾定律飛速的發展，商用集成電路器件已經進入了 22nm等級，而航空航天等國防軍用系統器件和電路也在朝著更小尺寸不斷邁進。對于商用集 成電路系統中來說，采用SOI絕緣體上硅結構代替傳統的體硅結構可以有效地消除閂鎖效 應，提高器件性能。對于航天航空應用來說，SOI結構在一定程度上減小了單粒子效應的影 響，但是由于隔離介質層的存在，使得其抵抗總劑量效應的能力大大下降。如圖1所示，傳 統常規65nmM0S場效應晶體管，包括P型襯底1和位于襯底上的外延層2,外延層2的上方 四周設有隔離槽7、外延層2的上方中部設有柵極4,柵極6左右兩側邊界到隔離槽7內邊 界之間的外延層2中分別設有源區6和漏區3,柵極4兩側邊界下方的外延層2中設有輕 摻雜源漏區5,兩個輕摻雜源漏區5之間的區域形成溝道。這種傳統的65nmM0S場效應晶 體管，隨著尺寸的不斷減小，柵氧化層厚度減薄，總劑量效應抗性有所提升。有研宄表明，總 劑量導致的閾值電壓漂移與介質厚度呈指數關系。隨著器件尺寸縮小至65nm，其5102的 柵氧化層厚度減薄至lnm量級，且具有很高的界面質量。介質厚度減薄及界面質量的提升 使得總劑量效應得到自然的改善，但卻使淺槽隔離STI以及互連介質對器件的影響變得重 要。淺槽隔離STI引入的寄生溝道會導致器件閾值電壓漂移、亞閾值擺幅退化以及關態泄 漏電流增加，甚至在總劑量累積至一定程度時溝道無法正常關斷導致器件失效，嚴重威脅 電路及系統的可靠性。
【發明內容】
[0004] 本發明的目的在于針對上述現有65nmM0S場效應管的不足，提出一種基于65nm 工藝的環柵抗輻照MOS場效應管，以提高器件在輻照環境下的可靠性。
[0005] 本發明的技術思路是在65nmM0S工藝基礎上，參照M0S器件結構加固技術，通過 使隔離-源-柵-漏從外到內依次形成環套結構，從而消除輻照敏感區域，實現抗輻照加 固。
[0006] 根據上述思路，本發明的技術方案是這樣實現的：
[0007] -.本發明的65nmMOS場效應管，包括P型襯底和位于襯底上的外延層，其特征在 于：外延層中部內設有漏極有源區，漏極有源區外圍緊鄰的外延層上方設有環形柵極，柵極 內外兩側邊界下方的外延層內設有輕摻雜源漏區，該輕摻雜源漏區之間的區域形成溝道； 柵極外圍緊鄰的外延層內設有環形源極有源區，源極有源區外圍緊鄰的外延層內設有環形 隔離槽，形成依次包圍在有源區外部的柵環、源環和隔離槽環環套結構，以消除溝道與隔離 槽界面處的寄生溝道，實現抗輻照加固。
[0008] 二.制作本發明的65nmM0S場效應管的方法，包括如下步驟：
[0009] 1)在P型襯底上生長厚度600-1200nm的外延層，再對外延層進行深度為 100-150nm，濃度為2X1017cm_3至IX10 18cm_3的摻雜，以調節溝道濃度；
[0010] 2)在外延層上通過干氧工藝在1100-1250°C的溫度下熱氧化生長5-10nm厚度的 薄Si02緩沖層，在SiO2緩沖層上生長20-25nm厚度的Si3N4保護層，在Si3N4保護層上制作 一層光刻膠，通過曝光在Si3N4保護層周邊的光刻膠上制作寬度300-500nm的隔離槽窗口 并進行刻蝕，形成隔離槽環，刻蝕完成后清洗光刻膠，再在175-185°C的熱磷酸中清洗去除 SiOgl沖層與Si3N4保護層；
[0011] 3)磷酸清洗后，使用化學汽相淀積CVD的方法生長隔離氧化物Si02，以填充隔離 槽，并進行化學機械拋光，拋光完成后再在溫度為175-185°C的熱磷酸液中清洗去除SiC^l 沖層與Si3N4保護層；
[0012] 4)磷酸清洗后，通過干氧工藝在1100-1200°C的溫度下熱氧化生長6-12nm犧牲氧 化層，再使用HF溶液去除犧牲氧化層，使得Si表面更加潔凈，再在1100-1200°C的溫度下熱 氧化生長厚度l_2nm的柵氧化層，厚度精確± 1A;
[0013] 5)制作多晶硅柵
[0014] 使用化學汽相淀積CVD的方法在柵氧化層上生長厚度為50-80nm的多晶硅層，在 多晶硅層上通過干氧工藝在1100-1250°C的溫度下熱氧化生長5-10nm厚度的薄Si02緩沖 層；
[0015] 在Si02緩沖層上生長20-25nm厚度的Si3N4保護層，在Si3N4保護層上制作一層光 刻膠，通過曝光在保護層上方中間位置的光刻膠上刻蝕環狀的多晶硅柵極窗口并光刻，形 成環狀的65nm多晶娃柵；
[0016] 再在175-185°C的熱磷酸液中清洗去除SiOgl沖層與Si3N4保護層；
[0017] 6)制作輕摻雜源漏
[0018] 在1100-1250°C的溫度下對多晶硅柵與外延層進行熱氧化，使多晶硅柵與外延層 表面生長出3-5nm氧化層作為緩沖隔離層；
[0019] 在緩沖隔離層上制作一層光刻膠，通過曝光在柵極兩側的光刻膠上刻蝕出輕摻雜 源漏區的注入窗口，并在該窗口內注入濃度為5X1017cm3至5X1018cm3的砷離子，形成深 度為30-50nm的輕摻雜源漏；
[0020] 再清洗掉光刻膠保留緩沖隔離層；
[0021] 7)制作源漏區
[0022] 在緩沖隔離層上生長20-25nm厚度的Si3N4保護層，再在其上制作一層光刻膠，通 過曝光在緩沖層上刻蝕出注入窗口，窗口邊沿距離柵環外側120-180nm;
[0023] 在窗口內對Si3N4層進行反應離子刻蝕形成柵極側墻，并采用濃度2X10 19cnT3至 1X102°cm3的砷離子注入對對窗口內部進行摻雜，使柵極內、外側分別形成深度為40-80nm的漏區和環形源區，其中源區寬度為120-180nm;
[0024] 8)源漏區摻雜完成后，使用氫氟酸HF溶液除去表面氧化物，完成基于65nm工藝的 環柵抗輻照MOS場效應管的制作。
[0025] 本發明具有如下優點：
[0026] 1.本發明中由于引入環柵結構，消除了常規器件的溝道與隔離槽界面處的寄生溝 道，使得器件在輻照環境中泄漏電流減小，消除了寄生結構對器件閾值電壓以及亞閾值擺 幅的影響，提高了器件工作可靠性與抗總劑量輻照的能力。
[0027] 2.本發明由于僅改變部分光刻窗口形狀，與常規65nmMOS器件相比可在不增加 工藝成本的條件下增強器件抗總劑量能力。
[0028] 3.仿真結果表明：
[0029] 本發明具有較強的抗總劑量輻照能力，在相同總劑量輻照條件下，關態漏電流較 普通MOS器件明顯降低；
[0030] 本發明隨劑量累積泄漏電流無明顯增長，在劑量累積至IMrad時關態漏電流比普 通MOS器件小6個數量級，表現出