后道工序互連層上的通孔預填充的制作方法
【技術領域】
[0001]本發明一般地涉及半導體技術領域，更具體地，涉及導電互連層及其形成方法。
【背景技術】
[0002]在集成電路(IC)的制造過程中，器件形成在晶圓上且通過多個導電互連層連接在一起。通過首先在介電層中形成間隙(如，溝槽和通孔)，然后用導電材料填充間隙來形成這些導電互連層。
[0003]導電材料通常通過電化學鍍工藝(ECP工藝)形成在間隙內。首先在介電層中的間隙內形成勢壘層。然后在勢壘層的上方形成晶種層。用導電材料連續填充間隙的剩余空間。然后實施平坦化以去除多余的導電材料。
【發明內容】
[0004]為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種導電互連層，包括:介電層，設置在襯底上方；開口，向下延伸穿過所述介電層，所述開口包括水平面以上的上部和水平面以下的下部；第一導電層，填充所述開口的下部；上部勢壘層，設置在所述第一導電層上方，所述上部勢壘層覆蓋所述開口的上部的底面和側壁表面；以及第二導電層，設置在所述上部勢壘層上方，所述第二導電層填充所述開口的上部。
[0005]該導電互連層還包括下部勢壘層，所述下部勢壘層包括設置在所述開口的下部的側壁上的第一部分和在所述介電層和所述上部勢壘層之間設置在所述開口的上部的側壁上的第二部分。
[0006]在該導電互連層中，所述第一導電層鄰接下方的導電互連層。
[0007]在該導電互連層中，所述下部勢壘層包括氮化鉭(TaN)、氮化鈦(TiN)、氮化錳(MnN)、碳化娃(SiC)、氮化娃(SiN)、碳氧化娃(S1C)或氮氧化娃(S1N)。
[0008]該導電互連層還包括環繞所述第一導電層的頂部區、底部區和側壁區的金屬氧化物勢壘層。
[0009]在該導電互連層中，所述金屬氧化物勢壘層包括氧化錳。
[0010]在該導電互連層中，所述金屬氧化物勢壘層包括錳(Mn)、鎂(Mg)、鋁(Al)、鋯(Zr)、鑰(Mo)、鈦(Ti)、鉭(Ta)或鎢(W)的氧化物。
[0011]在該導電互連層中，所述開口的最大縱向尺寸與最小橫向尺寸的比率介于約4:1和約10:1之間。
[0012]在該導電互連層中，所述上部勢壘層包括氮化鉭(TaN)、氮化鈦(TiN)、氮化錳(MnN)、碳化娃(SiC)、氮化娃(SiN)、碳氧化娃(S1C)或氮氧化娃(S1N)。
[0013]在該導電互連層中，所述第一導電層包括鈷(Co)、釕(Ru)、鋁(Al)、鑰(Mo)、鎢(W)、Coff 或鈷鎢磷(CoWP)。
[0014]根據本發明的另一方面，提供了一種導電互連層，包括:一個或多個介電層，形成在襯底的上方；溝槽和下面的通孔，垂直延伸穿過所述介電層，其中，所述通孔的橫向尺寸小于所述溝槽的橫向尺寸；第一導電層，填充所述通孔的一部分；上部勢壘層，設置在所述第一導電層上方，所述上部勢壘層覆蓋所述溝槽的底面和側壁表面；以及第二導電層，設置在所述上部勢壘層上方且填充所述溝槽。
[0015]該導電互連層還包括晶種層，所述晶種層設置在所述上部勢壘層和所述第二導電層之間。
[0016]該導電互連層還包括下部勢壘層，所述下部勢壘層包括設置在所述通孔的部分的側壁上的第一部分和在所述介電層和所述上部勢壘層之間設置在所述溝槽的側壁上的第二部分。
[0017]在該導電互連層中，所述第一導電層鄰接下方的導電互連層。
[0018]根據本發明的又一方面，提供了一種填充用于互連件的間隙的方法，所述方法包括:去除介電層的所選擇部分，以形成包括上部和下部的開口 ；用第一導電層填充所述開口的下部；在所述第一導電層上方施加上部勢壘層，所述上部勢壘層覆蓋所述開口的上部的底面和側壁表面；以及用第二導電層填充所述開口的上部的剩余空間。
[0019]在該方法中，所述第一導電層由下列步驟形成:用包括第一金屬元素和第二金屬元素的合金層填充所述開口的下部；進行退火以在所述合金層和所述介電層的界面處形成金屬氧化物勢壘層，其中，所述金屬氧化物勢壘層包括從所述合金層遷移來的所述第二金屬元素；在所述金屬氧化物勢壘層上方施加所述上部勢壘層，所述上部勢壘層覆蓋所述開口的上部的底面和側壁表面；以及用所述第二導電層填充所述開口的上部的剩余空間。
[0020]在該方法中，所述合金層的所述第一金屬元素是銅，且所述合金層的所述第二金屬元素是錳(Mn)、鎂(Mg)、鋁(Al)、鋯(Zr)、鑰(Mo)、鈦(Ti)、鉭(Ta)或鎢(W)。
[0021]該方法在填充所述第一導電層之前，還包括:在所述開口上方施加第一勢壘層；以及從所述開口的上部和下部的底面去除所述第一勢壘層的選擇部分，同時保留所述開口的上部和下部的側壁上的剩余部分。
[0022]在該方法中，通過自下而上的鍍工藝或化學汽相沉積工藝填充所述開口的下部。
[0023]在該方法中，通過雙鑲嵌工藝形成所述開口。
【附圖說明】
[0024]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各個方面。應該注意，根據工業中的標準實踐，不用按比例繪制各種部件。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。
[0025]圖1A示出了根據一些實施例具有一個或多個導電互連層的襯底的截面圖。
[0026]圖1B示出了根據一些其他實施例具有一個或多個導電互連層的襯底的截面圖。
[0027]圖2示出了根據一些實施例填充用于互連件的間隙的方法的流程圖。
[0028]圖3示出了根據一些附加實施例填充用于互連件的間隙的方法的流程圖。
[0029]圖4A至圖4E示出了根據一些附加實施例的導電互連層的截面圖，其示出填充用于互連件的間隙的方法。
[0030]圖5示出了根據一些其他實施例填充用于互連件的間隙的方法的流程圖。
[0031 ] 圖6A至圖6E示出了根據一些其他實施例的導電互連層的截面圖，其示出填充用于互連件的間隙的方法。
【具體實施方式】
[0032]以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。下面描述了組件和布置的特定實例以簡化本發明。當然，這些僅是實例而不旨在限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接觸的方式形成第一部件和第二部件的實施例，并且也可以包括在第一部件和第二部件之間可以形成附加部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可以在多個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不表示所討論的多個實施例和/或配置之間的關系。
[0033]而且，為了便于描述，在此可以使用諸如“在...之下”、“在...下面”、“下面的”、
“在...之上”、以及“上面的”等的空間相對術語，以描述如圖中所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除圖中所示的方位之外，空間相對術語旨在包括使用或操作中的器件的不同方位。裝置可以以其他方式進行定位(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地進行相應的解釋。
[0034]由于不斷地按比例縮小半導體器件，也減小了后道工序(BEOL)金屬互連件的部件尺寸。BEOL金屬互連件的減小的部件尺寸導致間隙(諸如溝槽和通孔)的縱橫比較大，在金屬互連件的形成期間用導電層填充間隙。在雙鑲嵌金屬化工藝中的通孔和溝槽的較大縱橫比使得電化學鍍(ECP)工藝難以進行填充，從而導致在通孔和溝槽中形成空隙、或其中未形成導電材料的區域。由于空隙不具有導電材料，所以它們會導致不良連接并損害可靠性。
[0035]因此，本發明涉及一種使用通孔預填充工藝填充間隙以減少雙鑲嵌金屬層內的空隙的方法及其相關聯的裝置。在一些實施例中，該方法包括去除介電層的所選擇部分以形成包括上部(例如，溝槽)和下部(例如，通孔)的開口。實施預填充層的選擇性沉積以填充開口的下部的一部分。然后在預填充層上方連續形成勢壘層、晶種層和導電層。通過選擇性沉積預填充層以填充開口的下部，在使用ECP工藝形成導電層之前，填充了開口的下部中的空隙，從而避免空隙的形成。
[0036]圖1A示出了根據一些實施例具有一個或多個導電互連層的襯底的截面圖100。介電層106設置在半導體襯底102的上方。向下延伸穿過介電層1