厚度減小且封裝空間減小的半導體封裝的制作方法
【技術領域】
[0001]本發明涉及一種半導體器件，并更特別地涉及一種半導體器件的制作，該半導體器件促進了引線接合墊，從而有助于減小厚度和減小面積。
【背景技術】
[0002]半導體器件的各個部分之間的電連接可以由附接到引線接合墊上的引線提供。例如，引線接合在半導體器件制作過程中可以被用于制作集成電路(IC)或另一半導體器件與其封裝之間的互連。引線接合還可以被用于將IC連接到其他電子器件上或者將一個印刷電路板(PCB)連接到另一印刷電路板上。引線接合通常被認為是具有極高成本效益比以及靈活互連的技術，并且被用于裝配大部分的半導體封裝。
[0003]接合線可以由多種材料中的一種或更多形成，例如，鋁、銅和金。接合線直徑可能相對較小，例如大約在15 ym左右，并且可以增大到數百微米以用于例如大功率應用。多種技術被用于將接合線附接到焊墊上，例如，球焊、楔焊和順焊。球焊通常使用金線和銅線，并且通常需要加熱。楔焊能夠使用金線或鋁線，而只有金線需要加熱。一般來說，引線使用加熱、加壓和/或超聲能量中的某些組合來制作焊點而被附接到兩個末端。
[0004]引線接合墊目前是使用平面技術，這導致在半導體晶片的頂層上方延伸的引線接合被線接合。如圖1中所示，引線接合可以被用于對多層封裝100的不同層上的電組件進行連接。例如，第一引線接合墊135為多層封裝100的第一晶片層110上的光傳感器150提供了電附接表面。第二引線接合墊195為多層封裝100的第二晶片層或襯底層190提供了電附接表面。第一引線接合墊135和第二引線接合墊195通過接合線170電連接。接合線170接合到第一接合墊135上通常造成接合線“環”190的各個部分明顯高于第一接合墊135的表面延伸，并且類似地，高于第一晶片層110的上表面延伸。引線環的該突出會妨礙諸如透鏡、濾鏡、封裝環氧樹脂和化合物、閃爍晶體等之類的光學器件接觸晶圓或晶片110的全部區域。
[0005]在某些光檢測應用中，兩個或更多硅光檢測芯片并排放置以形成光檢測器陣列。這樣的光檢測陣列的示例包括醫學成像設備和天文望遠鏡檢測器。光檢測陣列可以包括芯片矩陣，例如，3x3矩陣或4x4矩陣。可取的是，將該陣列的芯片盡量靠近布置以使光檢測有源區相對于陣列的機械尺寸達到最大。
[0006]光檢測器芯片通常具有芯片輪廓或周界，以及芯片輪廓內的有源檢測區。通常，第一電輸出連接連接到芯片下側的芯片晶片上，并且第二電輸出連接連接到芯片上側的襯墊的特定接觸區上。形成陣列的芯片可以獨立封裝并在測試后選擇，例如，基于特定性能規格。獨立封裝包括被接合到襯底層上的半導體芯片。該襯底能夠是安裝到陣列的第二平板或瓦片上的每個芯片的基板。替代性地，芯片可以直接安裝到直接保持陣列中的全部芯片的單一瓦片的襯底上。在這些示例的每一個示例中，芯片使用諸如后側接觸之類的電傳導接合介質附接到各自的襯底上，并且使用金線或類似物將芯片上接觸接合到襯底上的另一電接觸區上。襯底為外部設備提供了電軌道或接觸，以使得陣列中的每個芯片最終能夠被連接到檢測器陣列瓦片附近的合適的電子系統上，諸如，放大器、偏置電壓和電壓源等。一旦基板被放置在其瓦片平板上，芯片則可以例如使用適當的透光環氧樹脂化合物在其基板上單獨成型或者與瓦片上的全部其他芯片共同成型，又或者兩種方式均有。
[0007]該類型的典型芯片布局可以包括有源區、邊緣區以及預留用于上側接觸墊的區域。上側接觸墊的通常是大小為100 μm的圓形、矩形或方形，細接合線被超聲焊接到該襯墊上。該引線的另一末端可以被接合到鄰近襯墊的基板或者襯底上。通過這樣的設置，在芯片自身上必須分配相對較寬的表面區域以匹配有源區旁邊的該襯墊區，并且在襯底上分配用于引線的對應寬區域。然而，這樣的設置使芯片陣列正面區域的相對較高的比例被預留用于光有源區且預留用于對應的光輻射檢測。
[0008]一種使有源區與襯底表面區的比率最大化的技術方案被稱為“硅通孔”或TSV，其中，上側接觸通過在硅上將金屬化軌道沉積在從上向下與硅芯片并接的通孔類型金屬或傳導接觸“桿”的頂端(TSV)來制作。與襯底的接觸則通過通孔的底端來制作，可以使用芯片下側的金屬接觸(例如，塊形接觸)來制作。通孔可以位于芯片的有源區下方或旁邊，借此稍占用或者不占用有源區表面空間，并同時仍使得與頂部和底部的接觸能夠或多或少在芯片的有源區內。不幸的是，TSV和塊形接觸對于硅芯片制造商而言具有復雜且高成本的工藝流程，并且對硅進行處理以形成通孔等等會在任何情況下不利于芯片上的光檢測器的工作。
[0009]因而，工業上需要克服上述缺陷中的至少一些缺陷。
【發明內容】
[0010]本發明的實施例提供了一種厚度減小并且面積減小的封裝設計。從架構方面簡單來說，本發明關注一種具有半導體材料的器件，該器件被配置為安裝在具有襯底層引線附墊的襯底層表面上。器件包括進一步具有電有源區的上平坦表面、基本平行于上平坦表面并且與所述上平坦表面相隔一個器件高度的下平坦表面、位于上平坦表面與下平坦表面之間且層架表面的層架高度小于器件高度的層架區域、以及與有源區電連通的器件引線附墊。所述器件引線附墊至少部分放置在所述層架區上，所述下平坦表面被配置為鄰近所述襯底層放置，所述下平坦表面覆蓋了所述襯底層表面除所述襯底層引線附墊之外的部分，并且所述器件被配置為經由所述器件引線附墊與所述襯底層引線附墊之間的電連接與所述襯底層電連通。
[0011]簡單來說，本發明的第二方面是一種制造半導體器件的方法。該方法的步驟包括:形成半導體晶圓，所述半導體晶圓具有上平坦表面、與所述上平坦表面相對的下平坦表面、以及晶圓周界邊緣；在所述晶圓中形成具有層架表面的層架，所述層架表面位于所述上平坦表面與所述下平坦表面之間；以及，將晶圓引線附墊附接到所述層架表面上。
[0012]簡單來說，本發明的第三方面是一種用于在襯底層上設置多個平鋪半導體器件的方法。該方法的步驟包括:通過形成基本呈矩形的半導體晶圓來形成多個半導體器件，所述半導體晶圓具有上平坦表面、與所述上平坦表面相對的下平坦表面、以及晶圓周界邊緣；在所述晶圓中形成具有層架表面的層架，所述層架表面位于所述上平坦表面與所述下平坦表面之間的所述矩形半導體晶圓的邊緣處；移除所述層架的一部分以形成邊緣通孔；以及，將晶圓引線附墊附接到所述層架表面上。其他步驟為:將所述多個半導體器件中的第一器件附接到所述襯底層上，將所述多個半導體器件中的第二器件附接到所述襯底層上，其中，所述第一器件的邊緣通孔與所述第二器件的邊緣通孔相鄰。
[0013]通過閱讀以下附圖和詳細說明，對于本領域的技術人員而言，本發明的其他系統、方法和特征將變得顯而易見。應當指出，全部這樣的額外系統、方法和特征包含在本說明書中，在本發明的范圍內，并且由所附權利要求保護。
【附圖說明】
[0014]附圖被用于提供對本發明的進一步理解，并且包含在本說明書中且構成本說明書的一部分。附圖示出了本發明的實施例，并且與說明書一起用于解釋本發明的原理。
[0015]圖1為現有技術中的半導體組件的示意圖；
[0016]圖2A為具有不垂直層架壁的層架的半導體器件的一個示例性第一實施例的示意圖；
[0017]圖2B為具有垂直層架壁的層架的半導體器件的一個示例性第一實施例的示意圖；
[0018]圖3A為具有第一變型層階附墊的半導體器件的一個示例性第二實施例的示意圖；
[0019]圖3B為具有第二變型層階附墊的半導體器件的一個示例性第二實施例的示意圖；
[0020]圖3C為圖3A中具有延伸層架的半導體器件的一個替代性實施例的示意圖；
[0021]圖3D為圖3A中具有傾斜層架的半導體器件的一個替代性實施例的示意圖；
[0022]圖4為半導體器件的一個示例性第三實施例的示意圖；
[0023]圖5A為半導體器件的一個示例性第四實施例的透視圖；
[0024]圖5B為半導體器件的一個示例性第四實施例的俯視圖；
[0025]圖6A為半導體器件的一個示例性第五實施例的示意圖；
[0026]圖6B為圖6A中的半導體器件的示例性第五實施例的示意性剖視圖；
[0027]圖7為用于在襯底上設置多個半導體器件的方法的流程圖；
[0028]圖8為圖5B中的器件在襯底上平鋪設置的示意圖；
[0029]圖9A為半導體器件的一個示例性第八實施例的示意圖；
[0030]圖9B為半導體器件的示例性第八實施例的一個變型的示意圖；
[0031]圖10為半導體器件的一個示例性第九實施例的示意圖。
【具體實施方式】
[0032]在本公開中使用的“基本”意味著“非常接近”，或者通常在預期的制造容限內。例如，基本平行被用于說明兩個平面在可接受的容限內平行，從而允許制造變化。例如，在本公開的用途上，一度或兩度內的變化能夠被認為是基本平行，正如表面會稍微偏離于完全平坦那樣。
[0033]在本公開中使用的“電有源區”指的是半導體器件的配置為對電磁輻射靈敏的部分，例如但不限于光電二極管或熱電堆，或者指的是半導體器件為安裝在半導體器件之上或安裝在半導體器件之內的電組件提供電接觸點的部分。
[0034]在此對本發明的實施例進行詳細參照，實施例中的示例在附圖中示出。只要有可能，附圖和說明中使用的相同的附圖標記指的是相同或相似的部分。
[0035]如上所指，現有技術中的引線接合墊使用平面工藝，