Finfet密封環的制作方法
【技術領域】
[0001]本發明總體涉及半導體技術領域，更具體地，涉及FINFET密封環。
【背景技術】
[0002]在半導體技術中，通過各種制造步驟處理半導體晶圓以形成集成電路。通常，在相同半導體晶圓上形成若干個電路。然后劃切晶圓以從晶圓上切除電路。
[0003]為了保護電路不受破壞，在電路周圍形成密封環。在包括電路的多個層的制造過程中形成密封環，密封環包括前段制程(FEOL)處理和后段制程(BEOL)處理。FEOL包括實際組件，諸如形成在半導體襯底上的晶體管、電容器、二極管和電阻器。BEOL包括對FEOL的組件提供布線的金屬層互連件和通孔。
[0004]在BEOL處理期間，在電路周圍形成固體金屬層以形成用于該層級的部分密封環。類似地，在FEOL處理期間，在這些層級上形成部分密封環。在一些情況下，在密封環和電路之間形成隔離區。如果電路包括形成在鰭結構上方的柵極結構，則隔離區將具有偽部件，這些偽部件包括偽柵極和偽鰭結構。
[0005]因此，期望密封環設計和隔離區設計可以提供高質量的密封且對密封圈內的電路無不利影響。
【發明內容】
[0006]為了解決現有技術中的問題，本發明提供了一種半導體器件，包括:第一前段制程(FEOL)密封環，位于襯底上，所述第一 FEOL密封環包括環形鰭狀結構；集成電路，形成在所述襯底上，通過所述第一 FEOL密封環限制所述集成電路；隔離區，位于所述第一 FEOL密封環和所述集成電路之間，所述隔離區包括一組鰭結構，每個所述鰭結構都面向相同的方向。
[0007]在上述半導體器件中，還包括:在所述鰭結構上方形成的偽柵極結構。
[0008]在上述半導體器件中，還包括:在所述鰭結構上方形成的偽柵極結構；其中，將位于所述隔離區內的所述鰭結構分組成單元。
[0009]在上述半導體器件中，還包括:在所述鰭結構上方形成的偽柵極結構；其中，將位于所述隔離區內的所述鰭結構分組成單元；每個所述單元都包括在所述鰭結構的邊上形成的至少一個偽柵極結構。
[0010]在上述半導體器件中，還包括:在所述鰭結構上方形成的偽柵極結構；在所述鰭結構的端部上形成所述偽柵極結構，所述偽柵極結構延伸越過所述鰭結構的端部。
[0011]在上述半導體器件中，還包括:在所述鰭結構上方形成的偽柵極結構；所述單元放置成行，鄰近的行彼此偏移。
[0012]在上述半導體器件中，其中，所述第一 FEOL密封環包括內側金屬線和外側金屬線以及位于所述內側金屬線與所述外側金屬線之間的空間，所述環形鰭狀結構位于所述空間內。
[0013]在上述半導體器件中，還包括:在所述環形鰭狀結構上方形成的偽柵極結構。
[0014]在上述半導體器件中，其中，所述鰭結構平行于所述第一 FEOL密封環的第一內側邊并且垂直于所述第一 FEOL密封環的第二內側邊，所述第二內側邊垂直于所述第一內側邊。
[0015]在上述半導體器件中，其中，所述鰭結構平行于所述第一 FEOL密封環的第一內側邊并且垂直于所述第一 FEOL密封環的第二內側邊，所述第二內側邊垂直于所述第一內側邊；還包括:在所述鰭結構上方形成的偽柵極結構，所述偽柵極結構垂直于所述鰭結構。
[0016]在上述半導體器件中，還包括:環繞所述第一 FEOL密封環的第二密封環。
[0017]在上述半導體器件中，其中，所述鰭結構的寬度基本上相似于所述密封環內的所述環形鰭狀結構的寬度。
[0018]根據本發明的另一個方面，提供了一種在半導體晶圓上形成的集成電路，所述集成電路包括:前段制程(FEOL)電路，形成在晶圓上；第一密封環，限制所述FEOL電路，所述密封環包括多個同心環形鰭狀結構；以及隔離區，位于所述第一密封環和所述電路之間，所述隔離區包括沿著所述第一密封環的內圓周形成的多個鰭結構單元，每個所述鰭結構單元包括:一系列的鰭結構，均面向相同的方向；和至少一個偽柵極，形成在所述鰭結構上方；其中，來自每個所述鰭結構單元的每個所述鰭結構都面向相同的方向。
[0019]在上述集成電路中，其中，所述密封環包括內側金屬線和外側金屬線以及位于所述內側金屬線與所述外側金屬線之間的空間，所述環形鰭狀結構位于所述空間內。
[0020]在上述集成電路中，其中，所述密封環包括內側金屬線和外側金屬線以及位于所述內側金屬線與所述外側金屬線之間的空間，所述環形鰭狀結構位于所述空間內；還包括:偽柵極結構，形成在所述環形鰭狀結構上方，以及第二密封環，環繞所述第一密封環，所述第二密封環包括同心環形鰭狀結構。
[0021]在上述集成電路中，其中，所述密封環包括內側金屬線和外側金屬線以及位于所述內側金屬線與所述外側金屬線之間的空間，所述環形鰭狀結構位于所述空間內；還包括:偽柵極結構，形成在所述環形鰭狀結構上方，以及第二密封環，環繞所述第一密封環，所述第二密封環包括同心環形鰭狀結構；其中，所述鰭狀結構的尺寸基本上相似于所述鰭結構的尺寸；以及其中，位于所述密封環內的所述偽柵極結構的尺寸基本上相似于位于所述隔離區內的所述偽柵極結構的尺寸。
[0022]在上述集成電路中，其中，所述隔離區的寬度為約4微米至8微米。
[0023]根據本發明的又一個方面，提供了一種制造半導體器件的方法，所述方法包括:在半導體襯底上形成集成電路；形成限制所述集成電路的密封環，所述密封環包括一組同心環形鰭狀結構；在所述密封環的內圓周和所述集成電路之間的隔離區內形成一組鰭結構，每個所述鰭結構都面向相同的方向；以及在所述鰭結構上方形成多個偽柵極。
[0024]在上述方法中，其中，所述環形鰭狀結構位于所述密封環的外側金屬線和所述密封環的內側金屬線之間。
[0025]在上述方法中，還包括:形成限制所述第一密封環的第二密封環。
【附圖說明】
[0026]當結合附圖進行閱讀時，從以下詳細描述可以更好地理解本發明的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的論述，各個部件的尺寸可以任意地增大或縮小。
[0027]圖1是根據一些實施例的示出了密封環的示例性頂視圖的示意圖。
[0028]圖2A和圖2B是根據一些實施例的示出了密封環和隔離區設計的示例性頂視圖的示意圖。
[0029]圖3A是根據一些實施例的示出了密封環和隔離區設計的示例性頂視圖的示意圖。
[0030]圖3B是根據一些實施例的示出了圖3A中所示部件的尺寸的示意圖。
[0031]圖4A至圖4D是根據一些實施例的示出了用于形成密封環和相應的隔離區的示例性工藝的示意圖。
[0032]圖5A和圖5B是根據一些實施例的示出了示例性密封環和隔離區的示意圖。
[0033]圖6是根據一些實施例的示出了用于形成密封環和隔離區的示例性方法的流程圖。
【具體實施方式】
[0034]以下公開提供了許多用于實施本發明的不同特征的許多不同實施例或實例。下面描述了部件