自對準雙重圖形化方法及鰭式場效應晶體管的制作方法
【技術領域】
[0001]本發明涉及半導體制造技術領域，尤其涉及一種自對準雙重圖形化方法及鰭式場效應晶體管的制作方法。
【背景技術】
[0002]在半導體制造領域，光刻膠材料用于將掩膜圖形轉印到一層或多層的材料層中，例如將掩膜圖形轉印到金屬層、介質層或半導體襯底上。但隨著半導體工藝的特征尺寸的不斷縮小，利用光刻工藝在材料層中形成小特征尺寸的掩膜圖形變得越來越困難。
[0003]為了提高半導體器件的集成度，業界已提出了多種雙重圖形工藝，其中，自對準雙重圖形(Self-Aligned Double Patterning, SADP)工藝即為其中的一種，具體參考圖1至圖5所示。
[0004]參考圖1所示，提供半導體襯底10，在半導體襯底10上依次形成待刻蝕材料層20、犧牲層30和光刻膠圖案40 ；
[0005]參考圖2所示，以光刻膠圖案40為掩模，對圖1中的所述犧牲層30進行刻蝕處理，從而得到犧牲層圖案31 ；
[0006]參考圖3所示，去除圖2中的光刻膠圖案40，并在待刻蝕層20上形成覆蓋所述犧牲層圖案31的硬掩膜層50;
[0007]參考圖4所示，采用側墻工藝對所述硬掩膜層50進行刻蝕，從而在圖3中犧牲層圖案31的側壁形成側墻51，并去除所述犧牲層圖案31 ；
[0008]參考圖5所示，以圖4中的側墻51為刻蝕掩模，對待刻蝕材料層20進行刻蝕處理，側墻51在刻蝕過程中會有部分損耗，從而得到待刻蝕圖案21和剩余的側墻52。
[0009]但是利用上述工藝形成側墻51后，所述側墻51橫截面為錐形(tape)且其形貌不對稱(asymmetric)，從而在以側墻51為掩模刻蝕待刻蝕材料層20時，會影響最終形成的待刻蝕圖案21的形貌，最終損害后續形成的半導體器件的電學性能。
[0010]因此，如何形成橫截面為矩形且形貌對稱的掩模就成為本領域技術人員亟待解決的問題之一。
【發明內容】
[0011]本發明解決的問題是提供一種自對準雙重圖形化方法及鰭式場效應晶體管的制作方法，可以形成橫截面為矩形(rectangular)且形貌對稱(symmetric)的掩模,最終提高半導體器件的性能。
[0012]為解決上述問題，本發明提供一種自對準雙重圖形化方法，包括:
[0013]提供半導體襯底；
[0014]在所述半導體襯底上依次形成待刻蝕材料層、第一犧牲層和光刻膠圖案；
[0015]以所述光刻膠圖案為掩模，刻蝕所述第一犧牲層以形成第一犧牲層圖案；
[0016]去除所述光刻膠圖案，在所述待刻蝕材料層上形成覆蓋所述第一犧牲層圖案的掩膜材料層；
[0017]在所述掩膜材料層上形成第二犧牲層；
[0018]去除位于所述第一犧牲層圖案上的所述第二犧牲層和所述掩膜材料層；
[0019]去除剩余的所述第二犧牲層；
[0020]刻蝕剩余的所述掩膜材料層直至暴露出所述待刻蝕材料層；
[0021]去除所述第一犧牲層圖案；
[0022]以剩余的所述掩膜材料層為掩模刻蝕所述待刻蝕材料層。
[0023]為解決上述問題，本發明還提供了一種鰭式場效應晶體管的制作方法，所述鰭式場效應晶體管包括鰭部，采用上述自對準雙重圖形化方法形成所述鰭部。
[0024]與現有技術相比，本發明的技術方案具有以下優點:
[0025]本發明的技術方案省略了現有SADP工藝中的側墻工藝，而是在待刻蝕材料層上形成覆蓋第一犧牲層圖案的掩膜材料層之后，在掩膜材料層上形成第二犧牲層，并通過去除部分第二犧牲層和部分掩膜材料層暴露出第一犧牲層圖案，進而去除剩余的第二犧牲層后，再通過去除部分厚度的掩膜材料層就可以暴露出待刻蝕材料層，此時剩余的掩膜材料層的形貌為矩形且對稱，從而在以剩余的掩膜材料層為掩模對待刻蝕材料層進行刻蝕時，同樣可以得到形貌良好的待刻蝕層圖案，最終提高了半導體器件的電學性能。
【附圖說明】
[0026]圖1至圖5是現有技術中自對準雙重圖形化方法的各步驟對應的結構示意圖；
[0027]圖6是本發明實施例提供的自對準雙重圖形化方法的流程示意圖；
[0028]圖7至圖14是本發明實施例提供的自對準雙重圖形化方法的各步驟對應的結構示意圖。
【具體實施方式】
[0029]正如【背景技術】部分所述，利用現有技術的SADP技術對待刻蝕材料層進行刻蝕后，采用側墻工藝得到的刻蝕掩模(即側墻)的形貌為錐體且不對稱。具體地，靠近犧牲層圖案一側的側墻側壁與半導體襯底表面是垂直的，在遠離犧牲層圖案一側的側墻的側壁形狀是弧形的，使得側墻兩側側壁的剖面形狀不同。從而以這樣的側墻為掩模刻蝕待刻蝕材料層時，側墻兩側對應的待刻蝕材料層的側壁的形貌不同，會影響后續形成的半導體器件的電學性能。
[0030]針對上述問題，本發明提供了一種自對準雙重圖形化方法及鰭式場效應晶體管的制作方法，其通過增加第二犧牲層來替代現有SADP技術中的側墻工藝，從而可以獲得形貌為矩形且對稱的刻蝕掩模，最終可以得到形貌良好的待刻蝕層圖案，提高了半導體器件的電學性能。
[0031]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0032]參考圖6所示，本發明實施例提供了一種自對準雙重圖形化方法，可以包括以下步驟:
[0033]步驟SI，提供半導體襯底，在半導體襯底上依次形成待刻蝕材料層、第一犧牲層和光刻膠圖案；
[0034]步驟S2，以所述光刻膠圖案為掩模，刻蝕所述第一犧牲層以形成第一犧牲層圖案；
[0035]步驟S3，去除所述光刻膠圖案，在所述待刻蝕材料層上形成覆蓋所述第一犧牲層圖案的掩膜材料層；
[0036]步驟S4，在所述掩膜材料層上形成第二犧牲層；
[0037]步驟S5，去除位于所述第一犧牲層圖案上的第二犧牲層和掩膜材料層；
[0038]步驟S6，去除剩余的所述第二犧牲層和部分厚度的所述第一犧牲層圖案；
[0039]步驟S7，刻蝕剩余的所述掩膜材料層直至暴露出所述待刻蝕材料層；
[0040]步驟S8，去除剩余的所述第一犧牲層圖案；
[0041]步驟S9，以剩余的所述掩膜材料層為掩模刻蝕所述待刻蝕材料層。
[0042]本實施例省略了現有SADP工藝中的側墻工藝，而是在待刻蝕材料層上形成覆蓋第一犧牲層圖案的掩膜材料層之后，在掩膜材料層上增加形成第二犧牲層，并通過去除部分第二犧牲層和部分掩膜材料層暴露出第一犧牲層圖案，進而去除剩余的第二犧牲層以及部分厚度的第一犧牲層圖案后，所述待刻蝕材料層上表面就會被剩余的第一犧牲層圖案以及包括兩種不同厚度的第二犧牲層所覆蓋，因此通過去除部分厚度的掩膜材料層就可以暴露出待刻蝕材料層的部分上表面，此時剩余的掩膜材料層的形貌為矩形且對稱，從而在以剩余的掩膜材料層為掩模對待刻蝕材料層進行刻蝕時，同樣可以得到形貌良好的待刻蝕層圖案，最終提高了半導體器件的電學性能。
[0043]首先參考圖7所示，提供半導體襯底100，并在半導體襯底100上依次形成待刻蝕材料層200、第一犧牲層300和光刻膠圖案400。
[0044]所述半導體襯底100可以是單晶、多晶或非晶結構的硅或硅鍺，也可以是絕緣體上硅(SOI)，還可以包括其它的材料(例如砷化鎵等三五族化合物)。
[0045]所述待刻蝕材料層200可以為單層材料層或多層堆疊的材料層，具體可以包括介質材料、金屬材料或硬掩膜材料等，本發明對此不作限制。
[0046]所述第一犧牲層300的材料可以為底部抗反射材料、多晶硅、氧化硅、無定形碳、SiCO 或 SiCOH 等。
[0047]本實施例中所述第一犧牲層300的材料為底部抗反射材料，其厚度范圍可以為500埃?1500埃。
[0048]所述光刻膠圖案400的寬度決定后續形成的相鄰待刻蝕圖案之間的距離。
[0049]接著參考圖8所示，以所述光刻膠圖案400為掩模，刻蝕圖7中的第一犧牲層300，以得到第一犧牲層圖案310。
[0050]接著參考圖9所示，去除圖8中的光刻膠圖案400，并在待刻蝕材料層200上形成覆蓋第一犧牲層圖案310的掩膜材料層500。
[0051]所述光刻膠圖案400可以采用灰化方法去除。
[0052]所述掩膜材料層500的材料可以為氧化硅、氮化硅和氮氧化硅中的一種或多種，
其厚度范圍可以為200埃?500埃。
[0053]本實施例中掩膜材料層500的材料為氧化硅，其可以采用原子層沉積方法(ALD)形成。
[0054]接著參考圖10所示，在所述掩膜材料層500的上表面形成第二犧牲層600。
[0055]所述第二犧牲層600可以選擇分子小且填充能力好的材料，具體可以為DUCKDeepUltra V1let Light Absorbing Oxide,深紫外線吸收氧化)材料、光刻膠或底部抗反射(BARC)材料，其均可以通過旋涂工藝形成，從而其上表面齊平。
[0056]所述DUO由Honeywell公司生產,是一種無機抗光反射材料。
[0057]所述第二犧