半導體裝置以及半導體裝置的制造方法
【技術領域】
[0001]本發明涉及一種半導體裝置的構造以及半導體裝置的制造方法。
【背景技術】
[0002]近年來，根據半導體裝置的大容量化的要求，多使用將多個半導體芯片層疊于基板或引線框架(lead frame)上而構成的層疊型半導體裝置。而且，此種層疊型半導體裝置中，同時有薄型化、小形化的要求，因而使用如下的打線結合(wire bonding)方法，即，并非將各層的半導體芯片的襯墊(pad)與引線框架分別加以連接，而是將鄰接的各半導體芯片的襯墊間或半導體芯片的襯墊與引線框架的引線之間利用導線依次連接。就該方法而言，使用的是如下的方法，即，為了在打線結合時不對半導體芯片造成損傷，首先，在各半導體芯片的各襯墊上形成凸塊(bump)，然后，自引線框架的引線朝向半導體芯片的襯墊上進行逆結合，進而，自結合好的凸塊上朝向鄰接的半導體芯片的凸塊上進行下一逆結合，以此方式將導線自引線框架朝向最上層的半導體芯片的襯墊依次連接(例如，參照專利文獻I)。
[0003]而且，提出有如下方法:在位于層疊型半導體裝置的中間層的各襯墊面形成凸塊，對最上層的半導體芯片的襯墊進行球形結合，將導線環接(looping)至形成于中間層的襯墊上的凸塊上而結合在凸塊上，然后進而將導線環接至下一半導體芯片的凸塊上來進行結合，以此方式利用導線將鄰接的中間層的襯墊間予以連接(例如，參照專利文獻2)。
[0004][現有技術文獻]
[0005][專利文獻]
[0006][專利文獻I]日本專利第3573133號說明書
[0007][專利文獻2]日本專利第3662461號說明書
【發明內容】
[0008][發明所要解決的問題]
[0009]然而，專利文獻I中記載的現有技術中，是在各半導體芯片的襯墊上形成凸塊之后進行打線結合，因而存在步驟數多且結合耗費時間、成本的問題。例如，層疊為兩層的層疊型半導體的各襯墊與引線的連接需要:在兩層的各半導體芯片的襯墊上形成各個凸塊的步驟(2個步驟)、引線與第一層半導體芯片的襯墊上的凸塊之間的結合、第一層凸塊與第二層半導體芯片的襯墊上的凸塊之間的結合總計4個步驟。而且，專利文獻2中記載的現有技術中，是在位于中間層的半導體芯片的襯墊上形成凸塊之后進行結合，因而步驟數比專利文獻I記載的現有技術少，但須有別于結合步驟而另外設置凸塊形成步驟，從而無法解決步驟數多的問題。
[0010]而且，半導體芯片中也多使用襯墊自半導體芯片的表面凹陷的半導體芯片。如此，在自半導體芯片的表面凹陷的襯墊上進行結合的情況下，為了抑制毛細管(capillary)的前端觸碰到襯墊周邊的半導體芯片的表面，而無法增大導線的按壓量(毛細管下沉量)。因此，如專利文獻1、專利文獻2中記載的現有技術般，必須在襯墊上臨時形成凸塊后，在該凸塊上進行結合，從而存在無法進行有效率的結合的問題。
[0011]本發明的目的在于在半導體裝置中，減少對半導體芯片造成的損傷且以少的結合次數進行導線的連接。而且，本發明的目的在于對自半導體芯片的表面凹陷的電極有效率地進行結合。
[0012][解決問題的技術手段]
[0013]本發明的半導體裝置的特征在于:交替地形成有接合部以及環接部，所述接合部是使側面接合于電極，所述環接部則是自接合部環接至其他電極上為止，且上述半導體裝置包括將3個以上的電極依次連接的共用的導線。
[0014]本發明的半導體裝置中，適宜為電極為半導體芯片的襯墊，且適宜為半導體裝置為層疊著半導體芯片的層疊體，共用的導線將鄰接層的半導體芯片的電極間依次連接。
[0015]本發明的半導體裝置中，適宜為接合部為壓扁至共用的導線的直徑的1/4?1/2的厚度的扁平形狀，環接部包括自接合部向斜上方向彎折而延伸的根(heel)部，根部的厚度為共用的導線的直徑的1/2?4/5的厚度。
[0016]而且，本發明的半導體裝置中，適宜為電極自半導體芯片的表面凹陷，接合部的厚度比電極的凹陷深度厚。
[0017]本發明的半導體裝置的制造方法是利用共用的導線將3個以上的半導體芯片或基板的電極依次連接的打線結合方法，上述半導體裝置的制造方法的特征在于交替地重復接合步驟及環接步驟，從而利用共用的導線將3個以上的電極依次連接，所述接合步驟是利用毛細管將導線的側面按壓至一電極，而將導線的側面接合于一電極，所述環接步驟則是在接合步驟之后，利用毛細管使導線環接至其他電極上為止。
[0018]本發明的半導體裝置的制造方法中，適宜為接合步驟利用毛細管將共用的導線壓扁至其直徑的1/4?1/2的厚度而形成扁平形狀，并且進行超聲波激振而將共用的導線接合于各電極。
[0019]本發明的半導體裝置的制造方法中，適宜為環接步驟包括:第一上升步驟，在接合步驟之后，使毛細管自一電極垂直地上升；第一傾斜移動步驟，在第一上升步驟之后，使毛細管朝向其他電極而向斜下方向移動；第二上升步驟，在第一傾斜移動步驟之后，再次使毛細管垂直地上升；反向步驟，在第二上升步驟之后，使毛細管朝向其他電極的相反側而向斜下方向移動；第二傾斜移動步驟，在反向步驟之后，使毛細管向斜上方向移動至一電極正上方為止；第三上升步驟，在第二傾斜移動步驟之后，再次使毛細管垂直地上升；以及弧狀移動步驟，在第三上升步驟之后，使毛細管朝向其他電極的正上方呈弧狀地移動。
[0020]本發明的半導體裝置的制造方法中，適宜為反向步驟使毛細管移動至相對于通過接合部且與電極垂直的線的角度為10°?20°的點為止。
[0021]本發明的半導體裝置的制造方法中，適宜為電極中的至少一個為自半導體芯片的表面凹陷的襯墊，接合步驟利用毛細管將共用的導線壓扁至比襯墊的凹陷深度厚的厚度而形成扁平形狀，并且進行超聲波激振而將共用的導線接合于襯墊。
[0022][發明的效果]
[0023]本發明在半導體裝置中，實現如下的效果:可減少對半導體芯片造成的損傷且以少的結合次數進行導線的連接，并且對自半導體芯片的表面凹陷的電極有效率地進行結入口 ο
【附圖說明】
[0024]圖1是表示本發明的實施形態的半導體裝置的構造的剖面圖。
[0025]圖2是表示本發明的實施形態的半導體裝置的接合部的立體圖。
[0026]圖3是表示形成本發明的實施形態的半導體裝置的接合部的步驟的說明圖。
[0027]圖4是本發明的實施形態的半導體裝置的接合部的側面圖。
[0028]圖5是制造本發明的實施形態的半導體裝置的打線結合裝置的系統圖。
[0029]圖6是表示使用圖5所示的打線結合裝置制造本發明的半導體裝置的步驟的說明圖。
[0030]圖7是表示使用圖5所示的打線結合裝置制造本發明的半導體裝置的步驟的說明圖。
[0031]圖8是表示制造本發明的半導體裝置時的環接步驟中毛細管前端的軌跡的說明圖。
[0032]圖9是本發明的另一實施形態的半導體裝置的接合部的側面圖。
【具體實施方式】
[0033]以下，一面參照圖式一面對本發明的實施形態進行說明。如圖1所示，本實施形態的半導體裝置100是在基板10上層疊多層半導體芯片56?半導體芯片51的層疊體，利用I根共用的導線12將設置于各半導體芯片56?半導體芯片51的表面的電極即襯墊66?襯墊61依次連接而成。如圖1所示，半導體芯片56?半導體芯片51為相互鄰接的層的半導體芯片，各襯墊66?襯墊61為相互鄰接的層的襯墊。而且，各襯墊66?襯墊61也為相互鄰接的襯墊。共用的導線12可為金線，也可為鋁線、銅線等。共用的導線12球形結合(ball bonding)于最上層的半導體芯片56的襯墊66上，且在襯墊66上形成著壓接球90。本實施形態的半導體裝置100形成著環接部86，該環接部86是使導線12自壓接球90側的始端部86a朝向下一層的半導體芯片55的襯墊65側的終端部86b呈弧狀地環接而成。在環接部86的終端部86b，將導線12的側面按壓并接合于襯墊65上而形成接合部75。而且，再次使導線12自接合部75側的始端部85a朝向下一層的半導體芯片54的襯墊64側的終端部85b呈弧狀地環接，形成自襯墊65側的始端部85a朝向襯墊64側的終端部85b的弧狀的環接部85。在環接部85的終端部85b，將導線12的側面按壓并接合于襯墊64上而形成接合部74。同樣地，依次形成環接部84、接合部73、環接部83、接合部72、環接部82、接合部71，最后導線12自襯墊61環接至基板10的電極70上而其側面接合于電極70上之后被切斷。如此，本實施形態的半導體裝置100中，利用I個共用的導線12將各半導體芯片56?半導體芯片51的各襯墊66?襯墊61、及基板10的電極70依次連接。
[0034]亦即，本實施形態的半導體裝置100如圖1所示，交替地形成環接部86?環接部82、接合部75?接合部