生長在硅上的異質材料與硅光子電路的鍵合的制作方法
【專利說明】生長在硅上的異質材料與硅光子電路的鍵合
[0001]政府資助
[0002]本發明是根據國防高級研宄計劃署授予的合同號HR0011-12-C-0006在政府支持下進行的。政府對本發明具有一定的權利。
[0003]相關申請的引用
[0004]本申請要求2013年12月20日提交的題目為“生長在硅上的異質材料與硅光子電路的鍵合(Bonding of Heterogeneous Material Grown on Silicon to Silicon PhotonicCircuits) ”的美國臨時申請號61/919，417的優先權，該申請結合于此作為參考。要求了優先權。
技術領域
[0005]本公開涉及集成電路制造，具體地涉及光電集成電路的制造。
【背景技術】
[0006]傳統上，數據通信或“Datacom”依靠銅導線來點到點地傳送數據。例如，銅通信總線可以提供家用PC中的處理器與數據存儲中介(介質)之間或者數據中心的服務器之間的通信。經由傳統的銅通信總線進行的通信被充分了解，并且得益于以下事實，即端點和通信中介兩者均為電氣器件。
[0007]光學通信系統提供了更大的帶寬和速度的保證。然而，光學通信系統受限于光通信系統與電氣器件之間所需的接口。特別地，光學部件和電氣部件的耦合通常導致電氣和光學耦合損耗和/或信號失真。通過將光學器件集成于集成電路上，這就是所謂的光子集成電路(PIC)，已經解決了這些和其它的障礙。即，在允許與傳統半導體器件集成的半導體襯底上形成光學部件/器件。
[0008]多年來，半導體材料硅(Si)已成為集成電路技術的主要成分。然而，由于硅的間接帶隙，這使得光的產生變復雜，有源光電器件的制造依賴于不同種類的半導體材料，本文中稱為II1-V型半導體。這些半導體材料包括III族元素鋁(Al)、鎵(Ga)、銦(In)與V族元素氮(N)、磷(P)、砷(As)和銻(Sb)的組合，并且包括這樣的組合，諸如砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN)和砷化鋁鎵(AlGaAs)。II1-V型半導體的特點是直接帶隙，這允許制造有源光電器件，諸如激光器、光探測器和發光二極管。
[0009]用于將II1-V型半導體與傳統的硅集成電路集成的傳統方法傾向于遵循兩種方法。在第一種方法中，將II1-V型半導體材料直接沉積在硅襯底或處理后的硅層上。然而，硅與II1-V型半導體材料之間的晶格常數差異導致硅/II1-V界面附近產生致命的缺陷(例如，位錯)。為了克服這些缺陷，可在硅/II1-V界面之間沉積緩沖層。然而，雖然已經取得了進展來減小緩沖層的厚度，薄層仍然可以代表隨機有損缺陷的來源，所述缺陷負面地影響有源II1-V族器件與無源硅部件(例如，電子線路、波導等)之間的耦合。在第二種方法中，在具有相同或相似晶格常數的天然II1-V型襯底上生長II1-V型半導體材料，然后將II1-V型半導體材料轉移到硅襯底。然而，該方法是昂貴的，因為生產II1-V型半導體襯底的成本遠遠大于生產硅襯底的成本。另外，經處理的有源II1-V器件的設置要求器件和與之耦合的無源部件(例如，波導等)之間的精確對準。
【發明內容】
[0010]根據本發明的一個實施例，描述了一種制造異質半導體晶片的方法，包括在具有半導體襯底的第一晶片上沉積II1-V型半導體外延層。然后將第一晶片鍵合至具有形成于半導體襯底上的圖案化硅層的第二晶片，其中，II1-V型半導體外延層被鍵合至第二晶片的圖案化硅層。去除與第一晶片相關聯的半導體襯底以暴露II1-V型半導體外延層。
[0011]根據另一實施例，異質晶片包括第一晶片和第二晶片。第一晶片由半導體襯底和圖案化硅層構成，其中，圖案化硅層形成在半導體襯底上。第二晶片由半導體襯底和II1-V型半導體外延層構成。第二晶片鍵合至第一晶片，使得II1-V型半導體外延層鍵合至圖案化娃層。
【附圖說明】
[0012]圖1A-1E是橫截面圖，示出了根據本發明實施例的經由沉積在硅晶片上并鍵合至另一硅襯底晶片的II1-V型半導體外延的異質集成的光子集成電路的制造。
[0013]圖2A-2B是橫截面圖，另外詳細地示出了根據本發明實施例的具有硅襯底和II1-V外延層的晶片與另一硅晶片的鍵合。
【具體實施方式】
[0014]本公開通常涉及光子集成電路(PIC)的制造，具體地涉及允許以成本高效方式制造PIC的方法。該制造工藝在硅生長襯底上沉積II1-V型半導體外延層，其允許晶片按比例增大與常規硅晶片相同的尺寸(例如，300-450mm的直徑)。然后，在晶片與晶片的鍵合過程中，將II1-V型半導體外延層鍵合至圖案化硅晶片。在鍵合之后，去除或改造(reclaim)硅生長襯底，留下暴露的用于后續處理的II1-V型半導體外延層。II1-V型外延層的處理允許限定單個和可能的多個有源光電器件并耦合至鍵合有πι-v型外延層的先前圖案化的娃晶片O
[0015]該制造方法相比于II1-V型半導體器件與硅晶片的常規鍵合，其中II1-V型半導體器件，而不是晶片，被分別鍵合至圖案化的硅晶片。該工藝不僅需要光電器件與處理后的硅晶片之間的精確對準，而且通常還依賴于II1-V族光電器件在II1-V型襯底上的制造，II1-V型襯底的制造比硅晶片昂貴多倍。
[0016]圖1A-1E是橫截面圖，示出了根據本發明實施例的經由沉積在硅晶片上并鍵合至另一半導體晶片的II1-V型半導體外延的異質集成的光子集成電路(PIC)的制造。具體地，圖1A示出了第一晶片10的制造，該第一晶片包括形成在半導體襯底上的圖案化硅層。圖1B示出了第二晶片12的制造，該第二晶片包括沉積在半導體襯底上的II1-V型半導體外延層。圖1C示出了第一晶片10與第二晶片12的鍵合，并且具體地，第二晶片12的II1-V型半導體外延層與第一晶片10的圖案化硅層的鍵合。圖1D示出了與第二晶片12相關聯的半導體襯底的改造，并且圖1E示出了對來自第二晶片12的II1-V型半導體外延層的處理，以限定一個或多個有源光電器件(例如，激光器、光探測器、發光二極管等)。在圖1A-1EK示的實施例中，與第一和第二晶片相關聯的半導體襯底為硅(Si)襯底，被選擇成在制造方面低成本。圖1A-1E所示的實施例示出了有源光子集成電路(PIC)的制造，能夠利用與硅襯底相關聯的低成本。然而，應當理解，如果需要的話，可以利用其它類型的半導體襯底。
[0017]在圖1A所示的制造階段，第一晶片10被制造成包括硅襯底14、埋入氧化物層(BOX) 16以及圖案化硅層18。圖1A所示的實施例被稱為絕緣體上硅(silicon-on-1nsulator)PIC，其中，娃層18如所希望的被圖案化，以形成無源光學器件，諸如波導、濾光器、分光器等，除此之外，或者與非光學器件相結合。例如，圖1A所示的實施例可包括無源波導，其中，光被承載在由純凈單晶硅制成的芯中，該芯通常形成在絕緣體上硅(SOI)晶片的有源區中。然而，在其它實施例中，無源器件(諸如波導)可以利用介電波導以將光承載在由非晶介電材料(諸如氮化硅或二氧化硅)制成的中央芯中，這可能不需要絕緣體上硅(SOI)晶片。本發明的實施例可以利用這些硅基光子集成電路或其它周知的娃基光子結構中的任何一種。
[0018]硅基PIC的好處在于，通過標準且公知的CMOS技術進行制造和處理，從而由于規模經濟而能夠批量制造和降低成本。例如，第一晶片10(及其硅襯底)可以制造為300毫米(mm)直徑的晶片，450mm直徑的晶片，或者如果可用的話，更大的晶片。盡管在圖1A所示的實施例中示出了絕緣體上硅類型的器件，但根據本發明的實施例，也可以利用其它類型的硅基光子集成電路(PIC)。
[0019]在圖1B所示的制造階段，類似地，第二晶片12包括硅襯底20、緩沖層22、釋放層24以及II1-V型半導體外延層26 (本文中稱為II1-V外延層26)。由于不同類型的材料(諸如硅和II1-V型材料)之間的晶格常數差異，試圖在硅上直接生長II1-V型半導體層通常導致大量缺陷，所述缺陷大大降低了材料質量以及經處理后的器件的后續性能。因此，II1-V外延層通