用于穿硅通孔的平臺結構的制作方法
【專利說明】用于穿硅通孔的平臺結構
[0001]相關申請的交叉引用
[0002]本申請要求2012年12月21日提交的標題為“LANDING STRUCTURE FORTHROUGH-SILICON VIA”的美國專利申請N0.13/725917的優先權，通過引用的方式將該美國專利申請的全部公開內容并入本文。
技術領域
[0003]本公開內容的實施例總體上涉及集成電路領域，并且更具體地涉及與使用管芯的互連層來形成用于穿硅通孔的平臺(landing)結構相關聯的技術和構造。
【背景技術】
[0004]諸如IC管芯(下文稱為管芯)等集成電路(IC)器件和相關聯的封裝構造不斷縮小到更小的尺寸，以適應移動計算設備和其它小形狀因子實施方式。用于耦合IC器件的一種正在興起的解決方案可以包括形成穿過管芯的背面的穿硅通孔(TSV)，以提供穿過該管芯的用于另一管芯的電路由。然而，在管芯的正面提供用于TSV的平臺結構可能有挑戰性。例如，TSV可能具有比當前管芯的互連層中所圖案化的互聯結構的設計規則所允許的最大尺寸大得多的尺寸。TSV的尺寸與設計規則的尺寸之間存在的這種差異可能妨礙與TSV的尺寸相當的單個連續平臺結構的形成，尤其是對于最接近管芯的半導體襯底上形成的晶體管的較低互連層，在這些層中設計規則比較高互連層更加嚴格。互連結構的形成中的覆蓋和臨界尺寸變化可能進一步加劇該挑戰。可能期望的是將用于從互連層中的半導體襯底的背面形成的TSV的平臺結構設置成最接近管芯的半導體襯底，以避免與貫穿多個互連層來連接到平臺結構相關聯的挑戰。
【附圖說明】
[0005]通過結合附圖參考以下【具體實施方式】能夠容易地理解實施例。為了便于描述，類似的附圖標記表示類似的結構元件。在附圖的圖中通過示例的方式而非限制的方式示出了實施例。
[0006]圖1示意性地示出了根據一些實施例的晶片形式和單一化形式的管芯的示例性頂視圖。
[0007]圖2示意性地示出了根據一些實施例的集成電路(IC)封裝組件的示例性截面側視圖。
[0008]圖3示意性地示出了根據一些實施例的管芯的具有用于穿硅通孔(TSV)的平臺結構的部分的示例性截面側視圖。
[0009]圖4A-K示意性地示出了根據一些實施例的在各種制造操作之后的平臺結構。
[0010]圖4A示意性地示出了根據一些實施例的在器件層上形成第一溝槽層之后的平臺結構的示例性頂視圖。
[0011]圖4B示意性地示出了根據一些實施例的圖4A的平臺結構的示例性截面圖。
[0012]圖4C示意性地示出了根據一些實施例的在第一溝槽層上形成第二溝槽層之后的平臺結構的示例性頂視圖。
[0013]圖4D示意性地示出了根據一些實施例的圖4C的平臺結構的示例性截面圖。
[0014]圖4E示意性地示出了根據一些實施例的在第一溝槽層上形成第一通孔層之后的平臺結構的示例性頂視圖。
[0015]圖4F示意性地示出了根據一些實施例的圖4E的平臺結構的示例性截面圖。
[0016]圖4G示意性地示出了根據一些實施例的圖4E的平臺結構的替代構造的示例性截面圖。
[0017]圖4H示意性地示出了根據一些實施例的圖4E的平臺結構的另一個示例性截面圖。
[0018]圖41示意性地示出了根據一些實施例的圖4E的平臺結構的又一個示例性截面圖。
[0019]圖4J示意性地示出了根據一些實施例的圖4E的平臺結構的再一個示例性截面圖。
[0020]圖4K示意性地示出了根據一些實施例的在第二溝槽層上形成一個或多個互連層并且去除器件層的材料以暴露平臺結構之后的平臺結構的示例性截面圖。
[0021]圖5是根據一些實施例的制造具有用于TSV的平臺結構的管芯的方法的流程圖。
[0022]圖6示意性地示出了根據一些實施例的可以包括具有本文中描述的平臺結構的一個或多個部件的計算設備。
【具體實施方式】
[0023]本公開內容的實施例包括與使用互連層來形成用于穿硅通孔(TSV)的平臺結構(例如，平臺焊盤)相關聯的技術和構造。在以下描述中，將使用本領域技術人員通常用來向本領域其它技術人員傳達其工作的實質的術語來描述說明性實施方式的各個方面。然而，對于本領域技術人員而言顯而易見的是，可以僅利用所描述的方面中的一些來實踐本發明。出于解釋的目的，闡述了具體數字、材料和構造，以提供對說明性實施方式的透徹理解。然而，對于本領域技術人員而言顯而易見的是，可以在沒有這些具體細節的情況下實踐本發明。在其它實例中，省略或簡化了公知的特征，以避免使說明性實施方式難以理解。
[0024]在以下【具體實施方式】中，將參考形成該【具體實施方式】的一部分的附圖，在附圖中，始終以類似的附圖標記表示類似的部分，并且在附圖中以說明的方式示出了可以實踐本公開內容的主題內容的實施例。應當理解，在不脫離本公開內容的范圍的情況下，可以利用其它實施例，并且可以做出結構或邏輯上的改變。因此，不應在限制的意義上考慮以下【具體實施方式】，實施例的范圍由所附權利要求及其等同物來限定。
[0025]出于本公開內容的目的，短語“A和/或B”表示㈧、⑶或(A和B)。出于本公開內容的目的，短語“A、B和/或C”表示(A)、⑶、(C)、(A和B)、(A和C)、(B和C)或者(A、B 和 C) ο
[0026]說明書可以使用基于透視的描述，例如頂部/底部、水平/垂直、內/外、之上/之下等。這種描述只是用于方便論述，而不是要將本文中描述的實施例的應用限制于任何特定取向。
[0027]描述可以使用短語“在實施例中”，其可以指代相同或不同實施例中的一個或多個。此外，相對于本公開內容的實施例使用的術語“包括”、“包含”、“具有”等是同義的。
[0028]本文中可以使用術語“與……耦合”及其衍生詞。“耦合”可以表示以下陳述中的一個或多個。“耦合”可以表示兩個或更多元件直接物理或電接觸。然而，“耦合”也可以表示兩個或更多元件彼此間接接觸，但是仍然相互協作或相互作用，并且可以表示一個或多個其它元件耦合或連接在被認為彼此耦合的元件之間。術語“直接耦合”可以表示兩個或更多元件直接接觸。
[0029]在各種實施例中，短語“形成、沉積或設置在第二特征上的第一特征”可以表示第一特征形成、沉積或設置在第二特征之上，并且第一特征的至少一部分可以與第二特征的至少一部分直接接觸(例如，直接物理和/或電接觸)或間接接觸(在第一特征與第二特征之間具有一個或多個其它特征)。
[0030]圖1示意性地示出了根據一些實施例的晶片形式10和單一化形式100的集成電路(IC)管芯(下文為“管芯101”)的示例性頂視圖。在一些實施例中，管芯101可以是晶片11的多個管芯(例如，管芯101、101a、1lb)的其中之一。晶片11可以包括由諸如硅(Si)或其它適當半導體材料之類的半導體材料構成的半導體襯底。各個管芯可以包括形成在晶片11的表面上的電路103。例如，電路103可以包括有源層(例如，圖2-3的有源層202)，其包括本文中描述的平臺結構(例如，圖3的平臺結構314)。管芯(例如，管芯101、101a、101b)中的每一個可以是包括本文中描述的用于穿硅通孔(例如，圖3的穿硅通孔204a)的平臺結構(例如，圖3的平臺結構314)的半導體產品的重復單元。管芯可以與例如結合圖2-3描述的實施例一致。
[0031]在半導體產品的制造過程完成之后，晶片11可以經歷單一化過程，其中，管芯中的每一個(例如，管芯101)被彼此分離，以提供半導體產品的分立“芯片”。晶片11可以具有各種尺寸中的任何尺寸。在一些實施例中，晶片11具有從大約25.4mm到大約450_的范圍內的直徑。在其它實施例中，晶片11可以包括其它尺寸和/或其它形狀。根據個字實施例，本文中描述的平臺結構可以是晶片形式10或單一化形式100的管芯101的部分，這取決于晶片11是否被單一化。本文中描述的平臺結構可以合并到管芯101中，用于邏輯或存儲器或其組合。
[0032]圖2示意性地示出了根據一些實施例的集成電路(IC)封裝組件200的示例性截面側視圖。根據各種實施例，IC封裝組件200表示使用管芯互連206a與封裝襯底210耦合的第一管芯201a和使用管芯互連206b與第一管芯201a耦合的第二管芯201b的一個示例性堆疊構造。圖3示意性地示出了根據一些實施例的管芯的具有用于穿硅通孔(TSV) 204a的平臺結構(例如，由314指示的互連結構352a、352b，下文為“平臺結構314”)的部分300的示例性截面側視圖。例如，圖3可以描繪根據各種實施例的圖2的第一管芯201a的部分300。TSV 204a可以是圖2的一個或多個TSV(下文為“TSV 204”)中的TSV。
[0033]參考圖2和圖3，在一些實施例中，第一管芯201a可以包括處理器并且第二管芯201b可以包括存儲器。在其它實施例中，第一管芯201a和/或第二管芯201b可以被配置為執行其它功能。例如，在一些實施例中，第一管芯201a可以被配置為用作存儲器、特殊應用集成電路(ASIC)、處理器、或它們的組合。
[0034]在所描繪的構造中，第一管芯201a與封裝襯底210以倒裝芯片構造耦合，并且第二管芯201b與第一管芯201a以倒裝芯片構造耦合。IC封裝組件200不限于圖2中描繪的構造，并且IC封裝組件200在其它實施例中可以包括各種各樣的其它適當構造。例如，在一些實施例中，額外的管芯可以堆疊在第二管芯201b上，和/或第一管芯201a可以與除封裝襯底210以外的部件耦合。在一些實施例中，IC封裝組件200可以包括例如倒裝芯片和引線接合技術、內插器、包括片上系統(SoC)構造和/或封裝上封裝(PoP)構造的多芯片封裝構造的組合，以路由電信號。
[0035]在一些實施例中，第一管芯201a可以包括