可縮放的基于硅的電阻式存儲器裝置的制造方法
【專利說明】可縮放的基于硅的電阻式存儲器裝置
[0001]本申請案主張在2014年2月7日申請的美國臨時專利申請案第61/937，417號的優先權權益，其專利標的并入本文作為參考資料。
技術領域
[0002]本發明大體涉及電子存儲器，例如，本發明涉及一種可擴展的基于硅的電阻式存儲器裝置。
【背景技術】
[0003]電阻式存儲器裝置意味著在集成電路技術領域內的最近革新。雖然許多這種技術在開發階段，為了提出電阻式存儲器裝置以及其制造的各種技術概念已經被發明人所演示。發明人相信，各種電阻式存儲器技術以及用于制造各種電阻式存儲器裝置的各種技術展示了令人信服的證據以在半導體電子工業的競爭技術上保持顯著的優勢。
[0004]隨著時間推移，科技的進步已提供半導體裝置數量上的增加，例如晶體管，可以在半導體芯片的給定幾何面積上制造。提高半導體裝置數量的意味著增加半導體芯片的存儲器容量以及處理能力，以及相關聯的電子裝置。
[0005]鑒于上述情況，本發明人期望繼續開發電阻式存儲器技術的實際應用和制造。
【發明內容】
[0006]以下呈現本發明的簡要概述以提供本發明一些面向的基本理解。此概述不是本發明的詳盡概況。它既不旨在標識說明書的關鍵或重要元素，也不描繪本說明書中，或在權利要求的任何范圍中的任何特定實施例的范圍。其旨不在于辨別本發明的關鍵或重要組件或是劃定本發明的范圍。其唯一目的在于以簡化形式呈現本說明書的一些概念，作為呈現本公開更詳細描述的前言。
[0007]本發明的一具體實施例提供一種可縮放的基于硅的電阻式存儲器裝置。實施例涉及一種存儲器裝置，其可以包括形成在包括一個或多個互補金屬氧化物半導體裝置的襯底上方的第一金屬層。所述存儲器裝置還可以包括連接至少一部分第一金屬層和至少另一部分第二金屬層的通孔裝置。第一金屬層可以包括具有其邊緣的第一厚度，充當用于通過通孔裝置形成的存儲器單元的電極。此外，存儲器單元可以隨著第一厚度的變化，且至少部分地獨立于存儲器裝置的最小特征尺寸而縮放。
[0008]在實施例中，存儲器單元可以擴展到至少部分地通過通孔裝置的尺寸限定的限制。根據另一個實施例，存儲器單元可以擴展到通過等于約5納米的第一厚度限定的限制。在進一步的實施例中，集成電路制造設備的最小特征尺寸與248納米一樣大，并且存儲器單元擴展至少到約20納米的裝置。
[0009]根據一個實施例，通孔裝置可以包括襯墊，其可以包括至少一個選擇層和至少一個開關層。根據這一實施例，襯墊可以由選自S1x，具有T1x的S1x，具有AlOx的S1x，或其組合的材料形成。
[0010]根據一些實施例，通孔裝置可以包括包含導電材料的凸環(collar)。
[0011]根據其它實施例，通孔裝置可以選自Al，Al和Cu，具有TiN的Al，具有Ti或TiN的Al，TiN，Al和Cu或TiN，其它適當的化合物或Al，Cu或Ti的合金或類似物，或適當的組合的材料填充。
[0012]根據一些實施例，第一金屬層可以由選自鎢，鋁，或其適當的組合的材料形成。此夕卜，第二金屬層可以由選自Al或TiN或適當的組合的材料形成。
[0013]另一實施例涉及一種用于制造存儲器裝置的方法。該方法可包括在襯底的頂表面上方提供底電極層和在底電極上方提供絕緣體層。該方法還可以包括經由一部分絕緣體層和一部分底電極形成通孔裝置。此外，該方法可以包括在通孔裝置的子集內配置電阻式開關材料并以活性金屬回填通孔裝置的剩余子集。另外，該方法可以包括在絕緣層和通孔裝置上方形成活性金屬層并且圖案化活性金屬層。電阻式開關材料和底電極可以形成電阻式存儲器單元，至少部分擴展為底電極層的厚度的函數。
[0014]根據一個實施例，存儲器單元擴展到至少部分地通過通孔裝置的尺寸限定的限制。根據另一個實施例，存儲器單元擴展到通過約5納米內的底電極的厚度限定的限制。根據進一步的實施例，存儲器單元擴展至少到20納米的裝置，其中集成電路制造設備的最小特征尺寸至多248納米。
[0015]根據其它實施例，在襯底的頂表面上方提供底電極可包括在互補型金屬氧化物半導體電路層的頂表面上方形成底電極。
[0016]另一個實施例涉及一種存儲器單元，其可以包括襯底，襯底可以包括一個或多個互補金屬氧化物半導體裝置。存儲器單元還可以包括形成在襯底上方的第一金屬層。存儲器單元還可以包括連接至少一部分第一金屬層和至少另一部分第二金屬層的通孔裝置。第一金屬層可以包括第一厚度，其具有操作為用于通過通孔裝置所形成的存儲器單元的電極的其邊緣。存儲器單元擴展為第一厚度的函數，并至少部分地獨立于存儲器單元的最小特征尺寸。
[0017]根據一個實施例，存儲器單元擴展到至少部分地通過通孔裝置的尺寸限定的限制。根據另一個實施例，存儲器單元擴展到通過等于約5納米的第一厚度限定的限制。
[0018]根據一個實施例，集成制造設備的另一個最小特征尺寸是不大于約248納米。最小特征尺寸的尺寸可以是最小線厚度或點寬度，例可以通過用于制造設備的光刻設備光學解析。根據這一實施例，存儲器單元擴展到至少約20納米的裝置，同時使用具有大到約248納米的最小的(例如，解析)特征尺寸的制造設備。
[0019]根據一個實施例，通孔裝置可以包括襯墊，其包含至少一個選擇層和至少一個開關層。根據另一個實施例，通孔裝置可以包括包含導電材料的凸環。
[0020]根據又一實施例，通孔裝置可選自Al，Al和Cu，具有TiN的Al，具有Ti或TiN的Al，TiN, Al和Cu或TiN，或適當的組合的材料填充。
[0021]以下描述和附圖闡述本說明書的某些說明性的實施例。這些實施例是指示性的，但是，其中本說明書的原理采用各種方式的小部分。當結合附圖考慮，從本說明書的下面的詳細描述，本說明書的其它優點和新穎特征將變得顯而易見。
【附圖說明】
[0022]發明的許多層面、實施例，目的和優點將從后續的詳細描述結合前后文相同的參考符號指向相同部份中顯而可知。在本說明書中，許多特定細節被闡述以便提供本公開的徹底理解。然而，應該理解的是，題述公開的某些方面可以在沒有這些具體細節或利用其它方法，組件，材料等情況下實施在其它實例中，公知的結構和裝置以方塊圖的形式以幫助描述題述公開。
[0023]圖1描繪根據本發明的一個或多個實施例的示例存儲器單元的方塊圖。
[0024]圖2描繪根據本發明的一個或多個實施例的示例存儲器裝置的方塊圖。
[0025]圖3描繪根據本發明的一個或多個實施例的示例存儲器架構的制造中的中間階段的截面圖的方塊圖。
[0026]圖4描繪根據本發明的一個或多個實施例的用于存儲器裝置的另一示例存儲架構的制造中的中間階段的截面圖的方塊圖。
[0027]圖4A繪示根據替代實施例的示例存儲器架構的橫截面圖的方塊圖。
[0028]圖5描繪根據一實施例的跨越多個字元線共享的通孔的非限制性的示意圖的一個例子。
[0029]圖6描繪根據一實施例的通過多個字元線的通孔裝置的形成。
[0030]圖7繪示根據本發明的替換或附加實施例的制造存儲器裝置的方法的非限制性的示例的流程圖。
[0031]圖8描繪一個或多個公開的實施例的用于促進執行的示例的操作環境的方塊圖。
[0032]圖9繪示可以在各個實施例相結合來實現的示例計算環境的方塊圖。
【具體實施方式】
[0033]本技術揭露涉及用于數位或多層級信息存儲的雙端子存儲器單元。在一些實施例中，所述雙端子存儲器單元可包括電阻式技術，諸如電阻性切換兩端子存儲器單元。電阻性切換兩端子存儲器單元(也被稱為電阻性切換存儲器單元或電阻性切換存儲器)，如這里所利用的，包括有與于兩個導電觸點之間的主動區導電接觸的電路元件。雙端子存儲器裝置的主動區，在電阻性切換存儲器的情況下，表現出多個穩定或半穩定的電阻狀態-且每個電阻狀態具有不同的電阻。此外，多個狀態中的各個狀態可形成或響應于施加在兩個導電觸點的合適電信號上。合適的電信號可以是電壓值、電流值，電壓或電流的極性、電場或磁場，或類似物，或合適的組合。電阻性切換雙端子存儲器單元的范例，雖不是窮盡的例子，可以包括一個電阻性隨機存取存儲器(RRAM)。
[0034]本主題所揭露的實施例可以提供一個絲狀為主的存儲器單元。絲狀為主的存儲器單元的一個范例可以包含:一個接觸材料層(例如，P型(或η型)的硅(Si)支承層(例如，P型或η型多晶娃，P型多晶SiGe等)，鈦，鶴，鈦，氮化鉭，或類似)，含多個缺陷位置的電阻性切換層(RSL)，以及活性金屬層，以促進顆粒的產生(如，金屬離子)，該顆粒產生在RSL的一個邊界上或內。在適當的偏置條件下(如可程式電壓)，粒子(如金屬離子)可以迀移至缺陷位置(于RSL內)以提供長絲形成離子至RSL。在去除偏壓條件下，粒子(例如金屬離子)保持著被捕集于缺陷位置內。在一些實施例中，顆粒可以成為中性粒子(例如，金屬原子)，這些于不存有合適偏壓條件的缺陷位置內是靜止。在響應于合適反信號(例如，擦除信號，變形信號等)下，金屬離子可以離開缺陷部位，迀移回往活性金屬層，或擴散經過整個RSL，或類似，或其合適組合。
[0035]RSL (其也可以被本領域當成電阻開關介質(RSM)來提及)可以包含如:未摻雜的無定形娃層，具有固有特性的半導體層，娃(Si)亞氧化物(如，S1x，其中X具有介于0.1和2之間的值)，一種非化學計量的氧化物，金屬氧化物(例如氧化鋅)等等。適合RSL的材料的其他例子可以包括SiXGeYOZ (其中X，Y，Z是各自合適的正整數)，氧化硅(例如，S1N，其中N是一個適當的正整數)，非晶硅(a-Si)，非晶SiGe (a-SiGe)，TaOB (其中B為合適的正整數)，HfOC(其中C為合適的正整數)，T1D (其中D是一個合適的正整數)等等，或其適當組合。
[0036]活性金屬層的實例可以包括(但不限于):銀(Ag)，金(Au)，鈦(Ti)，氮化鈦(TiN)或鈦的其它適合的化合物，鎳(Ni)，銅(Cu)，鋁(Al)，鉻(Cr)，鉭(Ta)，鐵(Fe)，錳(Mn)，鎢(W)，銀(V)，鈷(Co)，鉑(Pt)和鈀(Pd)。其它合適的導電材料，以及化合物或前述或類似材料的組合，在本主題公開的一些方面，是可以用于活性金屬層的。在一些實施例中，一薄層阻障材料(由Ti，TiN或類似物構成)可設置在RSL和活性金屬層(例如，銀，鋁，等等)之間。關于類似于前述(多個)實施例的本主題公開的其他實施例的細節可以在下面的美國專利申請被授權給本申請的受讓人的專利中找到:申請序列案號為11/875541(提交于2007年10月19日)的案，申請序列案號為12/575921 (提交于2009年10月8日)的案，和其他被此些所引述的案，其每一個在此通過引用各自全文并為了所有目的并入本文。
[0037]為了針對一絲狀為主的電阻性切換的存儲器單元而編寫程式，一個合適的程式電壓可以在經由存儲器單元來實加，該存儲器單元導致一變化寬度/長度的導電通路或絲的形成，該形成位于存儲器單元的相對高電阻部分(例如，電阻性切換層)內。這會導致存儲器單元從相對高電阻狀態切換到一個(或多個)相對低的電阻狀態。在一些電阻性切換裝置中，一個擦除處理可以被實施-為了將導電細絲變形，(該至少于一部分內)，這使得存儲器單元從低電阻狀態等返回到高電阻狀態等。這種狀態的變化，并在存儲器的情況下，可以與各自的一個二進制位元(或多個二進制位元)的狀態有關。對于多個存儲器單元的陣列而言，存儲器單元的字組等，位元組等，網頁等，段落等等，是可以被可程式或擦除來代表二進制資料的O或1，其藉由在一段時間內保留那些狀態(該時段可有效存儲二進制信息)。在各種實施例中，多層級信息(例如多個位元)可被存儲在各自的存儲器單元。
[0038]現請參照附圖，圖1示出使用集成電路晶圓鑄造相容處理的存儲器單元100范例的方塊圖，根據本主題公開的一個或多個實施例。存儲器單元100可以包括一互補金屬氧化物半導體(CMOS)層102和一單體堆棧104。在各種實施方式中，CMOS層102可包括存儲器驅動電路，處理邏輯，閘陣列，或類似物。
[0039]例如，在一個實施例中，可提供一基底層-該包括在其中形成的一個或多個CMOS裝置。在一個替代的實施例中，一個或多個CMOS裝置可以制造于基底層上或內