通過使用前饋側饋以及測量單元再使用的改進度量的制作方法
【專利說明】通過使用前饋側饋以及測量單元再使用的改進度量
[0001]本申請是2009年7月16日遞交的申請號為200980128500.0、發明名稱為“通過使用前饋側饋以及測量單元再使用的改進度量”的發明專利申請的分案申請。
[0002]對優先權的要求:本申請要求2008年7月21日提交的題目為“通過使用前饋側饋以及測量單元再使用的改進度量(MPROVED METROLOGY THROUGH USE OF FEED FORWARDFEED SIDEWAYS AND MEASUREMENT CELL RE-USE) ” 的美國臨時專利申請 N0.61/082，451 的優先權，本文通過引用將其全部內容并入本申請。
技術領域
[0003]本申請涉及半導體器件制造領域。
【背景技術】
[0004]隨著半導體器件的部件縮減到越來越小的尺寸，如今到了納米級，改進度量(metrology)性能、生產率以及器件相關性(correlat1n)的能力變得非常重要。用于確定薄膜(film)、臨界尺寸(⑶)以及疊對(overlap)度量的舊式方法包括不同目標上的薄膜、CD和疊對的獨立度量，而不依賴于度量范例(paradigms)間的數據和采樣的共性。與這些較舊的方法關聯的不足之處包括:由于需要浮點型(float)多參數，需要占據大量的刻劃空間(scribe space);使移動、獲取以及測量(MAM)的時間變慢；以及建模性能受限。
[0005]正是在本文的上下文中提出了本發明的實施方案。
【發明內容】
[0006]本發明提供一種用于在半導體器件制造期間進行度量的方法，所述方法包括:a)在第一測試單元上建模第一測量，所述第一測試單元形成在部分已制造的器件的層中；b)在所述層中的第二測試單元上執行第二測量；c)將來自所述第二測量的信息饋送到所述第一測量的所述建模中；以及在光刻圖形已經在具有所述第一和第二測試單元的所述層上形成后，d)使用分別來自a)和b)的信息在所述第一和第二測試單元上分別建模第三和第四測量。
[0007]其中，a)包括在形成于所述部分已制造的器件的所述層中的所述第一測試單元上，建模臨界尺寸度量測量的步驟。
[0008]其中，b)包括在所述層中的所述第二測試單元上執行薄膜度量測量的步驟。
[0009]其中，c)包括將來自所述第二測量的所述信息側饋到所述第一測量的所述建模中的步驟。
[0010]其中，d)包括建模針對疊對度量的第三測量的步驟。
[0011]其中，d)包括建模針對臨界尺寸度量的第四測量的步驟。
[0012]其中，d)包括前饋所述第一測試單元上的所述第一測量來在所述第一測試單元上建模所述第三測量的步驟。
[0013]其中，d)包括前饋所述第二測試單元上的所述第二測量來在所述第二測試單元上建模所述第四測量的步驟。
[0014]其中，d)包括側饋所述第二測試單元上的所述第四測量來在所述第一測試單元上建模所述第三測量的步驟。
[0015]其中，所述方法還包括:e)在蝕刻已經在所述層上進行后，在所述層中的所述第二測試單元上建模第五測量；f)在所述層中的第三測試單元上執行第六測量；g)將來自所述第六測量的信息饋送到所述第五測量的所述建模中；以及在第二光刻圖形已經在具有所述第一、第二、第三測試單元的所述層上形成后，H)使用分別來自f)和g)的信息在所述第二和第三測試單元上分別建模第七和第八測量。
[0016]其中，e)包括在所述第二測試單元上建模臨界尺寸度量測量的步驟。
[0017]其中，f)包括在所述第三測試單元上執行薄膜度量測量的步驟。
[0018]其中，g)包括將來自所述第六測量的信息側饋到所述第五測量的所述建模中。
[0019]其中，所述第七測量為疊對度量測量。
[0020]其中，所述第八測量為臨界尺寸度量測量。
[0021]其中，h)包括前饋所述第二測試單元上的所述第五測量來在所述第二測試單元上建模所述第七測量的步驟。
[0022]其中，h)包括前饋所述第三測試單元上的所述第六測量來在所述第三測試單元上建模所述第八測量的步驟。
[0023]其中，h)包括側饋所述第三測試單元上的所述第八測量側來在所述第二測試單元上建模所述第七測量的步驟。
[0024]其中，所述方法還包括使用來自所述第六測量的信息在所述層中的第四測試單元上建模第九測量的步驟。
[0025]其中，所述第三測試單元包括成像目標。
[0026]其中，在第四測試單元上建模第九測量包括前饋所述第三測試單元上的所述第六測量的步驟。
[0027]其中，在第四測試單元上建模第九測量包括側饋所述第三測試單元上的所述第八測量的步驟。
[0028]其中，所述方法還包括:在第二蝕刻已經在所述層上進行后；i)在所述第二測試單元上建模第九測量；j)在所述第三測試單元上建模第十測量；以及k)饋送來自所述第三測試單元上的所述第十測量的信息來在所述第二測試單元上建模所述第九測量。
[0029]其中，i)包括在所述第二測試單元上建模臨界尺寸度量測量的步驟。
[0030]其中，j)包括在所述第三測試單元上建模臨界尺寸度量測量的步驟。
[0031]其中，k)包括側饋所述第三測試單元上的所述第十測量來在所述第二測試單元上建模所述第九測量的步驟。
[0032]其中，所述方法還包括使用所述第三測試單元上的所述第十測量在所述第四測試單元上建模第十一測量的步驟。
[0033]其中，所述第三測試單元上的所述第十測量被側饋來在所述第四測試單元上建模所述第十一測量。
[0034]其中，所述第一測量包括在抗蝕劑曝光前的所述抗蝕劑高度測量，并且其中所述第二測量包括在所述抗蝕劑曝光后的所述抗蝕劑高度測量。
[0035]本發明還提供一種用于在半導體器件制造期間進行度量的裝置，包括；度量工具，所述度量工具被配置來在材料層或形成在材料層中的圖形上執行一種或更多種類型的度量測量；耦合到所述度量工具的計算機處理器；以及耦合到所述處理器的計算機存儲器，所述計算機存儲器具有包含在所述計算機存儲器中的計算機可讀的指令，當所述計算機處理器執行所述指令時，導致所述度量工具:a)在第一測試單元上建模第一測量，所述第一測試單元形成在部分已制造的器件的層中；b)在所述層中的第二測試單元上執行第二測量；c)將來自所述第二度量的信息饋送到所述第一測量的所述建模中；以及d)在光刻圖形已經在具有所述第一和第二測試單元的所述層上形成后，使用分別來自a)和b)的信息在所述第一和第二測試單元上分別建模第三和第四測量。
[0036]本發明還提供一種用于在制造半導體器件中使用的測試結構，所述測試結構包括:襯底；形成在所述襯底上或形成在所述襯底的表面上的材料層中的兩個或更多個測試單元；其中所述兩個或更多個測試單元中的每個包括多個測試圖形，所述測試圖形形成在所述襯底上或形成在材料層上，所述材料層形成在所述襯底上；其中所述測試單元被配置來用于與兩個或更多個光刻步驟相關聯的度量測量，所述光刻步驟被執行在所述襯底或形成在所述襯底上的一個或更多個材料層上；其中針對至少一個光刻步驟，所述兩個或更多個測試單元中的至少兩個被形成基本上相同的測試圖形；其中針對至少一個其他光刻步驟，所述兩個或更多個測試單元中僅有一個被形成圖形，而所述兩個或更多個測試單元中的另一個則未被形成圖形；其中所述兩個或更多個測試單元中每個中的測試圖形和/或所述兩個或更多個測試單元中的兩個或更多個間的所述圖形中的差別被配置來便利度量信息的前饋或側饋。
[0037]其中，每個單元中的所述圖形和/或單元間的所述圖形中的差別被配置或來減少度量測量中擬合參數的數目。
[0038]其中，所述兩個或更多個測試單元包括至少四個單元，其中至少兩個具有基本上在一個方向上被定向的圖形，而其中至少其他兩個具有在基本上垂直于第一方向的方向上被定向的相似的圖形。
[0039]其中，所述兩個或更多個測試單元包括至少三個單元，其中至少一個包括成像目標。
[0040]其中，所述兩個或更多個測試單元包括三個單元，所述三個單元包括含有柵狀結構目標的第一和第二單元，以及含有薄膜厚度目標的第三單元。
【附圖說明】
[0041]圖1A為根據本發明的實施方案的一序列原理圖，圖示說明度量的預期性實施例。
[0042]圖1B為根據本發明的可替換的實施方案的一序列原理圖，圖示說明度量的預期性實施例；
[0043]圖1C為根據本發明的另一可替換的實施方案的信息流程圖，圖示說明度量的預期性實施例。
[0044]圖1D為根據本發明