電子器件和用于制造電子器件的方法
【技術領域】
[0001]本發明涉及電子器件和用于制造電子器件的方法。
【背景技術】
[0002]電子器件可包括第一半導體芯片和第二半導體芯片。這些半導體芯片都可附著到載體。然而，第一和第二半導體芯片可使用不同的附著技術附著到載體，所述不同的附著技術可導致制造工藝的增加的復雜度和電子器件的增加的成本中的一個或多個。由于這些和其它原因，存在對本發明的需要。
【附圖說明】
[0003]附圖被包括以提供實施例的進一步理解，并合并在本說明書中且構成本說明書的一部分。附圖示出實施例并連同描述一起用來解釋實施例的原理。其它實施例和實施例的很多預期優點將容易被認識到，因為它們通過參考下面的詳細描述而變得更好理解。附圖的元件不一定相對于彼此按比例。相同的參考數字指定對應的相同部分。
[0004]包括圖1A-1D的圖1示出電子器件的實施例的生產的各種階段的橫截面視圖。
[0005]包括圖2A-2C的圖2示出電子器件的另外的實施例的生產的各種階段的橫截面視圖。
[0006]圖3A示出電子器件的另外的實施例的橫截面視圖，而圖3B示出這個實施例的頂視圖。
[0007]圖4示出在用于制造電子器件的方法的實施例中使用的輸送裝置的示例的頂視圖。
[0008]圖5示出第一和第二半導體芯片的橫截面視圖，其中第一和第二芯片示出由于在制造期間的誤差容限引起的離電子器件中的理想方位的偏差。
[0009]圖6示出用于制造電子器件的方法的實施例的流程圖。
【具體實施方式】
[0010]在下面的詳細描述中，參考形成其一部分的附圖，且其中作為例證示出其中本發明可被實踐的特定實施例。然而對本領域中的技術人員可明顯的是，實施例的一個或多個方面可以以較小程度的特定細節被實踐。在其它實例中，已知的結構和元件在示意圖形式中示出，以便便于描述實施例的一個或多個方面。在這個方面中，關于正被描述的一個或多個圖的方位使用方向術語，例如“頂部”、“底部”、“左邊”、“右邊”、“上部”、“下部”等。因為實施例的部件可被定位于多個不同的方位中，方向術語用于說明的目的，且決不是限制性的。應理解，可利用其它實施例，且可做出結構或邏輯改變而不脫離本發明的范圍。下面的詳細描述因此不在限制性的意義上被理解，且本發明的范圍由所附權利要求限定。
[0011]此外，雖然可以關于幾個實現中的僅僅一個公開了實施例的特別的特征或方面，但這樣的特征或方面可與其它實現的一個或多個其它特征或方面組合，如可能對任何給定或特別的應用是期望的和有利的，除非另外特別提到或除非在技術上被限制。此外，就術語“包括”、“具有”、“帶有”或其中的其它變形在詳細描述或權利要求中被使用來說，這樣的術語意在為以類似于術語“包含”的方式是開放式的。可使用術語“耦合”和“連接”連同其變形。應理解，這些術語可用于指示兩個元件彼此協作或交互作用，而不考慮它們是直接物理或電接觸，還是它們不彼此直接接觸；中間元件或層可被提供在“接合”、“附著”或“連接”的元件之間。此外，術語“示例性的”僅僅意味著作為示例，而不是最好或最佳的。
[0012]下面進一步描述的一個或多個半導體芯片可具有不同的類型，可通過不同的技術制造并可包括例如集成電氣、電光或電機電路和/或無源部件、邏輯集成電路、控制電路、微處理器、存儲器器件等。
[0013]電子器件和用于制造電子器件的方法的實施例可使用合并在半導體芯片中的各種類型的半導體芯片或電路，在它們當中有AC/DC或DC/DC轉換器電路、功率MOS晶體管、二極管、功率肖特基二極管、JFET (結柵極場效應晶體管)、功率雙極晶體管、邏輯集成電路、模擬集成電路、混合信號集成電路、傳感器電路、MEMS (微機電系統)、功率集成電路、具有集成無源部件的芯片等。實施例也可使用包括MOS晶體管結構或垂直晶體管結構(像例如IGBT (絕緣柵雙極晶體管)結構或通常其中至少一個電接觸焊盤被布置在半導體芯片的第一主面上且至少一個其它電接觸焊盤被布置在與半導體芯片的第一主面相對的半導體芯片的第二主面上的晶體管結構)的半導體芯片。而且，絕緣材料的實施例可例如用于提供在各種類型的外殼中的絕緣層和對電路和部件的絕緣和/或用于提供在各種類型的半導體芯片或合并在半導體芯片中的電路(包括上面提到的半導體芯片和電路)中的絕緣層。
[0014]一個或多個半導體芯片可由特定的半導體材料(例如S1、SiC、SiGe、GaAs、GaN)或由任何其它半導體材料制造，并此外可包含不是半導體的無機和有機材料(諸如例如絕緣體、塑料或金屬)中的一個或多個。
[0015]在本文考慮的一個或多個半導體芯片可以很薄。為了允許半導體芯片的處理或操縱，例如封裝、eWLP (嵌入式晶片級封裝)或半導體器件組裝所需的處理/操縱，半導體芯片可形成合成芯片的部分。合成芯片可包括半導體芯片和固定到半導體芯片的加強芯片。加強芯片將穩定性和/或強度添加到合成芯片以使它易管理。
[0016]下面描述的半導體器件可包括一個或多個半導體芯片。作為示例，可包括一個或多個半導體功率芯片。此外，一個或多個邏輯集成電路可被包括在器件中。邏輯集成電路可被配置成控制其它半導體芯片的集成電路，例如功率半導體芯片的集成電路。邏輯集成電路可在邏輯芯片中實現。
[0017]一個或多個半導體芯片可具有允許產生與包括在一個或多個半導體芯片中的集成電路的電接觸的接觸焊盤(或電極)。電極可都被布置在一個或多個半導體芯片的僅僅一個主面處或一個或多個半導體芯片的兩個主面處。它們可包括施加到一個或多個半導體芯片的半導體材料的一個或多個電極金屬層。電極金屬層可被制造有任何期望的幾何形狀和任何期望的材料成分。例如，它們可包括選自Cu、N1、Ni Sn、Au、Ag、Pt、Pd和這些金屬中的一個或多個的合金、導電有機材料或導電半導體材料的組的材料，或由這些材料制成。
[0018]一個或多個半導體芯片可接合到載體。載體可以是用于封裝的(永久)器件載體。載體可包括任何種類的材料，如例如陶瓷或金屬材料、銅或銅合金或者鐵/镲合金，或由這些材料組成。載體可與一個或多個半導體芯片的一個接觸元件機械和電氣地連接。一個或多個半導體芯片可通過回流焊接、真空焊接、擴散焊接或借助于導電粘合劑或非導電粘合劑的粘附中的一個或多個來連接到載體。如果擴散焊接用作在一個或多個半導體芯片和載體之間的連接技術，則可使用焊接材料，其由于在焊接工藝之后的界面擴散過程而導致在半導體和載體之間的界面處的金屬間相。在銅或鐵/鎳載體的情況下，使用包括AuSn、AgSn、CuSn、AgIn、AuIn 或 CuIn 或由 AuSn、AgSn、CuSn、Agin、AuIn 或 CuIn 組成的焊接材料因此可能是期望的。可替換地，如果一個或多個半導體芯片將被粘附到載體，則可使用導電粘合劑。粘合劑可例如基于環氧樹脂或其它適當的膠。粘合劑可富含有金、銀、鎳或銅的微粒以增強它們的導電性。
[0019]一個或多個半導體芯片的接觸元件可包括擴散勢皇。擴散勢皇在擴散焊接的情況下防止焊接材料從載體擴散到一個或多個半導體芯片內。在接觸元件上的薄鈦層可例如影響這樣的擴散勢皇。
[0020]可例如通過焊接、膠合或燒結來完成將一個或多個半導體芯片接合到載體。在通過焊接附著一個或多個半導體芯片的情況下，可使用軟焊材料或特別是能夠形成擴散焊接接縫的焊接材料，例如包括從Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu的組選擇的一種或多種金屬材料的焊接材料。
[0021]一個或多個半導體芯片可被覆蓋有密封材料，以便嵌入密封劑(人造晶片)中用于eWLP處理，或在接合到器件載體(襯底)之后嵌入密封劑(人造晶片)中。密封材料可以是電絕緣的。密封材料可包括任何適當的塑料或聚合物材料(諸如例如硬質塑料、熱塑性或熱固性材料或層壓材料(預浸料坯))或由這些材料制成，并可例如包含填充材料。各種技術可用于使用密封材料(例如壓縮模塑、注入模塑、粉料模塑或液體模塑或層壓材料)來密封一個或多個半導體芯片。熱和/或壓力可用于施加密封材料。
[0022]在幾個實施例中，層或層疊層被施加到彼此或材料被施加或沉積到層上。應認識到，任何這樣的術語如“施加”或“沉積”意欲涵蓋實質上所有種類和將層施加到彼此上的技術。特別是，它們意欲涵蓋其中層作為整體同時被施加的技術，像例如層壓技術以及其中層以連續的方式被沉積的技術，像例如濺射、電鍍、模塑、CVD等。
[0023]在下面的描述和