一種適用于壓接式封裝的igbt芯片制造方法
【技術領域】
:
[0001]本發明涉及電力電子器件領域，更具體涉及一種適用于壓接式封裝的IGBT芯片制造方法。
【背景技術】
:
[0002]壓接式IGBT結構形式源于晶閘管、GTO等傳統功率器件的封裝形式，不需要芯片焊接，避免了引線的綁定，可以減少電路的寄生電感；壓接式IGBT模塊可以雙面散熱，散熱效率更高，可靠性更好；基于壓接式IGBT模塊易于串聯，可以提高設備電壓等級，這一特性，壓接式模塊被廣泛應用于特高壓(HVDC)、靜態無功補償(SVC)、多電平逆變器等；此外壓接式IGBT模塊的短路失效模式使得電網更穩定，被越來越多的應用于輸電和配電，工業電機驅動或脈沖電源。壓接式IGBT模塊拓寬了焊接式IGBT模塊的應用領域。考慮壓接式應用中IGBT芯片需要承受壓力(8-65kN之間)，這個壓力會對芯片結構產生影響進而影響其電特性，因此針對應用于壓接式封裝的IGBT芯片需作特殊設計，盡量減少壓力對電特性的影響。目前國際上通用的方法是在傳統IGBT芯片正面電極上增加金屬厚度，增加一層軟金屬(一般采用Ag或者Al以及Al的合金)，利用金屬的延展性對芯片受力起一定緩沖作用。從常規半導體工藝加工流程上來講，有兩種方案可以選擇:其一，在金屬電極完成后，進行二次金屬的淀積、光刻工藝、金屬刻蝕來完成但是此種方法需要在第二層金屬淀積前先生長一層腐蝕阻擋層(一般為SixNy)，需要增加一道光刻工藝，導致芯片加工周期延長、加工成本增高；其二，直接淀積厚金屬，通過兩次光刻工藝、金屬刻蝕來完成，但是由于金屬刻蝕一般是濕法刻蝕，兩層金屬的厚度不易控制，工藝精度要求較高。
【發明內容】
:
[0003]本發明的目的是提供一種適用于壓接式封裝的IGBT芯片制造方法，對工藝精度要求低，且節省流片成本；有效降低了壓力對MOS溝道的影響，保證了 IGBT的電特性。
[0004]為實現上述目的，本發明采用以下技術方案:一種適用于壓接式封裝的IGBT芯片制造方法，包括:
[0005]選取硅襯底并對所述硅襯底進行預處理；
[0006]在所述硅襯底表面進行場氧化層生長，并對所述場氧化層進行刻蝕；
[0007]制作柵氧化層和多晶硅柵電極；
[0008]制作P阱區和N阱區；
[0009]制作Spacer、P+型摻雜區和N+型摻雜區；
[0010]在所述多晶硅柵電極上方形成正面電極EM2 ；
[0011]在所述正面電極EM2外側形成正面電極EMl ；
[0012]在所述硅襯底背面形成P+集電區；
[0013]制作所述背面電極C。
[0014]本發明提供的一種適用于壓接式封裝的IGBT芯片制造方法，所述硅襯底為均勻摻雜的N型單晶硅襯底；所述預處理為對其表面進行化學處理。
[0015]本發明提供的一種適用于壓接式封裝的IGBT芯片制造方法，所述場氧化層的厚度 1000-1500 納米。
[0016]本發明提供的另一優選的一種適用于壓接式封裝的IGBT芯片制造方法，所述制作柵氧化層和多晶硅柵電極包括:對均勻摻雜的N型單晶硅襯底進行高溫氧化，使得所述硅襯底表面生長出氧化膜，形成柵氧化層，并采用淀積方式生長多晶硅，再通過光刻和刻蝕形成多晶硅柵電極。
[0017]本發明提供的再一優選的一種適用于壓接式封裝的IGBT芯片制造方法，所述制作P阱區和N阱區包括:
[0018]對所述柵氧化層形成的多晶硅柵電極的開口注入P型摻雜，再進行高溫退火推結形成P阱區，P阱區形成后進行N型摻雜注入形成N阱。
[0019]本發明提供的又一優選的一種適用于壓接式封裝的IGBT芯片制造方法，所述制作Spacer包括；通過淀積方式生長氧化膜，全面反刻形成Spacer ;所述制作P+型摻雜區和N+型摻雜區包括；所述Spacer形成后，采用自對準工藝依次注入P+摻雜和N+摻雜，形成P+型摻雜區和N+型摻雜區。
[0020]本發明提供的又一優選的一種適用于壓接式封裝的IGBT芯片制造方法，在所述多晶硅柵電極上方形成正面電極EM2包括；通過化學淀積方式生長硼磷摻雜玻璃膜質，使用物理淀積或蒸發方式生長鋁合金，進行金屬的光刻和刻蝕，形成正面電極EM2。
[0021]本發明提供的又一優選的一種適用于壓接式封裝的IGBT芯片制造方法，在所述正面電極EM2外側形成正面電極EMl包括:對所述硼磷摻雜玻璃膜質進行光刻和刻蝕形成接觸孔，使用濺射方式在所述隔離氧化層和EM2上生長鋁合金，在濺射之前對EM2反濺刻蝕50埃，然后再進行金屬的光刻和刻蝕，形成正面電極EMl。
[0022]本發明提供的又一優選的一種適用于壓接式封裝的IGBT芯片制造方法，在所述硅襯底背面形成P+集電區包括:將所述硅襯底背面研磨減薄，然后濕法刻蝕洗凈，在所述硅片背面采用離子注入方式進行P+集電區域的雜質生成，再進行退火工藝，進行離子的激活與推結，推結到所需要的深度。
[0023]本發明提供的又一優選的一種適用于壓接式封裝的IGBT芯片制造方法，所述制作背面電極C包括:采用物理淀積或蒸發形成背面金屬電極，完成芯片背面電特性連接。
[0024]和最接近的現有技術比，本發明提供技術方案具有以下優異效果:
[0025]1、本發明的技術方案通過在芯片正面電極上再增加一層金屬Al，利用金屬的延展性對芯片受力起一定緩沖作用；
[0026]2、本發明的技術方案兩層金屬采用兩次生長兩次光刻形成，兩層金屬刻蝕中間無需刻蝕阻擋層，對工藝精度要求低，節省一道光刻板，節省流片成本；
[0027]3、本發明的技術方案JFET區上方利用場氧化層將本區域上方的金屬層墊高，是壓接式封裝中芯片的主要受力部分，距離MOS溝道有一定距離(約10-12 μπι)，有效降低了壓力對MOS溝道的影響；
[0028]4、本發明的技術方案避免壓力對IGBT電特性的影響，保證了 IGBT的電特性。
【附圖說明】
[0029]圖1為本發明的壓接式封裝IGBT芯片受力示意圖；
[0030]圖2為本發明的適用于壓接式封裝的IGBT芯片縱剖面示意圖；
[0031]其中，1-N型單晶硅片襯底，2-場氧化層，3-柵氧化層，4-多晶硅柵電極，5-P阱區，6-N阱區，7-Spacer結構，8_P+型摻雜區，9_N+型摻雜區，10-隔離氧化層，11-正面金屬電極EM2，12-正面金屬電極EMl，13-P+集電區，14-背面金屬電極C，15-JFET區。
【具體實施方式】
[0032]下面結合實施例對發明作進一步的詳細說明。
[0033]實施例1:
[0034]本例的發明提供的一種適用于壓接式封裝的IGBT芯片制造方法，包括如圖2所示，
[0035]( 一)N型單晶硅片襯底1，其襯底N雜質的摻雜濃度與襯底厚度需要根據不同的擊穿電壓和正向導通壓降需求(600V至6500V)進行選擇并通過酸、堿、去離子水超聲清洗等工序，對硅表面進行化學處理。
[0036]( 二)場氧化層2生長與刻蝕:采用高溫氧化的方法，在硅片表面生長氧化層，厚度1000-1500nm，生長完成之后進行光刻、濕法刻蝕，氧化層刻蝕角度越平緩越好，最終角度約為30°，場氧距多晶開口 10-12 μπι。
[0037](三)制作芯片平面柵氧化層3及多晶硅柵電極4結構:對均勻摻雜的N型單晶硅片襯底I進行高溫氧化的方式，在硅片表面生長出約為0.1微米至0.2微米的氧化膜形