一種溝槽式分柵功率器件及其制造方法
【技術領域】
[0001]本發明屬于半導體功率器件技術領域，具體涉及一種半導體功率器件及其制造方法。
【背景技術】
[0002]隨著微電子技術的不斷發展，半導體功率器件以其輸入阻抗高、低損耗、開關速度快、無二次擊穿、安全工作區寬、動態性能好、易與前極耦合實現大電流化、轉換效率高等優點，逐漸替代雙極型器件成為當今功率器件發展的主流。現在的半導體功率器件主要有平面型功率器件和溝槽式功率器件等類型。
[0003]溝槽式功率器件因為采用了垂直的溝道，溝道的側壁可以制作控制柵，其所占用面積比平面型功率器件小，可以進一步提高器件的面積，并有效減少導通電阻、降低驅動電壓，因此溝槽式功率器件成為追求超低通態漏源電阻性能的優選結構。但是溝槽式功率器件的缺點是其柵極和漏極的重合面積比較大，導致柵極寄生電容增大，這使得溝槽式功率器件在導通和關閉時的功耗上升。為了降低溝槽式功率器件柵極與漏極之間的寄生電容，專利號為6，882，004 B2的美國專利提出了一種溝槽式分柵功率器件的制造方法，其工藝過程為:
首先，如圖1a所示，在半導體襯底101內形成器件的凹槽區域103，接著在凹槽區域103內形成場氧化層104，場氧化層104比如為二氧化娃。再淀積氮化娃105作為填充介質，并對氮化硅105進行刻蝕，使得氮化硅105的表面低于半導體襯底101的硅層102的表面。然后對場氧化層104進行刻蝕。
[0004]接下來，如圖1b所示，在暴露的凹槽區域103的表面形成柵氧化層106，柵氧化層106比如為氧化硅。接著，在凹槽區域103內填充多晶硅材料107，并對多晶硅材料107進行回刻。然后，對柵氧化層106進行刻蝕。
[0005]接下來，如圖1c所示，剝除剩余的氮化硅105，然后形成一層絕緣氧化物108，絕緣氧化物108覆蓋柵氧化層106和場氧化層104。
[0006]接下來，如圖1d所示，淀積一層多晶硅材料109，然后對多晶硅材料109和絕緣氧化物108進行刻蝕，然后再進行多晶硅材料110的淀積和刻蝕。
[0007]最后，形成器件的源區，并形成金屬接觸和鈍化結構，該工藝是業界所熟知的。
[0008]美國專利6，882，004 B2中提出的溝槽式分柵功率器件可以使得柵極與漏極之間的寄生電容得到降低。但是其制造工藝過程復雜，而且分柵凹槽所占的截面面積較大，增加了器件的導通電阻和功耗。
【發明內容】
[0009]有鑒于此，本發明的目的在于提出一種溝槽式分柵功率器件的制造方法及溝槽式分柵功率器件，以降低溝槽式分柵功率器件的制造工藝，并降低溝槽式功率器件的導通電阻和功耗。
[0010]為達到本發明的上述目的，本發明提出了一種溝槽式功率器件的制造方法，包括:
步驟一:在第一種摻雜類型的漏區之上形成第一種摻雜類型的襯底外延層，之后在所述襯底外延層之上形成硬掩膜層；
步驟二:進行第一道光刻工藝，之后進行刻蝕并在所述襯底外延層內形成控制柵凹槽，所述控制柵凹槽包括三部分:芯片中心區控制柵及分柵部分、芯片邊緣區控制柵接觸部分和芯片邊緣區分柵接觸部分，所述芯片邊緣區控制柵接觸部分和所述芯片邊緣區分柵接觸部分的凹槽寬度大于所述芯片中心區控制柵及分柵部分的凹槽寬度，所述芯片邊緣區控制柵接觸部分的凹槽長度小于所述芯片邊緣區分柵接觸部分的凹槽長度；
步驟三:覆蓋所述控制柵凹槽的表面依次形成第一層絕緣薄膜和第一層導電薄膜并對所述第一層導電薄膜和所述第一層絕緣薄膜進行刻蝕，在所述控制柵凹槽的兩側形成控制柵；
步驟四:淀積第二層絕緣薄膜并對所述第二層絕緣膜進行刻蝕，形成覆蓋所述控制柵的絕緣薄膜側墻，并將所述控制柵凹槽底部的所述襯底外延層部分暴露出來；
步驟五:沿著所述絕緣薄膜側墻對暴露出的所述控制柵凹槽底部的所述襯底外延層部分進行刻蝕以形成分柵凹槽；
步驟六:刻蝕掉所述絕緣薄膜側墻和所述硬掩膜層，之后覆蓋所形成結構的表面形成第三層絕緣薄膜；
步驟七:淀積第二層導電薄膜并回刻，在所述分柵凹槽內形成分柵；
步驟八:進行第二種摻雜類型的離子注入，在所述襯底外延層內形成溝道區，所述溝道區的底部位于步驟二所述控制柵凹槽的底部；
步驟九:進行第二道光刻工藝，之后進行第一種摻雜類型的離子注入，在所述襯底外延層內形成源區；
步驟十:淀積第四層絕緣薄膜，之后進行第三道光刻工藝形成接觸孔的圖形，之后進行刻蝕形成接觸孔，之后進行第二種摻雜類型的離子注入并淀積金屬層形成歐姆接觸；
步驟十一:進行第四道光刻工藝，并對步驟十中所述金屬層進行刻蝕以形成源電極、控制柵電極和分柵電極，之后進行鈍化層的淀積、圖形轉移和刻蝕。
[0011]進一步的，本發明所述第一層絕緣薄膜的材質為氧化硅、氮化硅、氮氧化硅或者高介電常數的絕緣材質。
[0012]進一步的，本發明所述第二層絕緣薄膜的材質為氮化硅。
[0013]進一步的，本發明所述第三層絕緣薄膜和第四層絕緣薄膜的材質分別為氧化硅。
[0014]進一步的，本發明所述控制柵為多晶硅柵或者金屬柵。
[0015]進一步的，本發明所述第二層導電薄膜的材質為摻雜的多晶硅。
[0016]進一步的，本發明所述第一種摻雜類型為η型摻雜，所述第二種摻雜類型為P型摻雜；或者所述第一種摻雜類型為P型摻雜，所述第二種摻雜類型為η型摻雜。
[0017]由本發明的溝槽式功率器件的制造方法制造得到的溝槽式分柵功率器件，包括終端區和元胞區，所述元胞區為多個分柵功率晶體管的陣列結構；
所述分柵功率晶體管包括在半導體襯底的底部設有第一種摻雜類型的漏區，該漏區上部設有第一種摻雜類型的襯底外延層； 所述襯底外延層內設有凹陷在所述襯底外延層內的分柵凹槽和控制柵凹槽，所述分柵凹槽位于所述控制柵凹槽下部并且所述分柵凹槽的開口寬度小于所述控制柵凹槽的開口寬度；
所述控制柵凹槽的兩側分別設有柵介質層和控制柵；
覆蓋所述控制柵和分柵凹槽的表面設有絕緣介質層；
覆蓋所述絕緣介質層設有分柵，所述分柵填滿所述分柵凹槽并且在所述控制柵凹槽內將所述控制柵隔離；
所述控制柵兩側的襯底外延層內設有第二種摻雜類型的垂直方向的溝道區；
所述溝道區的頂部設有第一種摻雜類型的源區；
覆蓋所述源區、控制柵和分柵設有層間絕緣介質層；
所述元胞區包括中心區控制柵及分柵部分、邊緣區控制柵接觸部分和邊緣區分柵接觸部分，所述中心區控制柵及分柵部分的分柵功率晶體管，其控制柵和分柵被所述層間絕緣介質層覆蓋，其漏區位置處的層間絕緣介質層中設有接觸孔，接觸內設有金屬層；
所述邊緣區控制柵接觸部分的分柵功率晶體管，其漏區和分柵被所述層間絕緣介質層覆蓋，其控制柵位置處的層間絕緣介質層中設有接觸孔，接觸內設有金屬層；
所述邊緣區分柵接觸部分的分柵功率晶體管，其漏區和控制柵被所述層間絕緣介質層覆蓋，其分柵位置處的層間絕緣介質層中設有接觸孔，接觸內設有金屬層。