一種半導體制造方法
【技術領域】
[0001]本發明涉及半導體制造方法的技術領域，尤其涉及一種NMOS和IGBT半導體的制造方法。
【背景技術】
[0002]隨著集成電路技術在各個領域的成熟發展，半導體器件得到了非常廣泛的應用，比如IGBT (Insulated Gate Bipolar Translator,絕緣柵雙極晶體管)具有驅動功率小而飽和壓強低等優勢，是一種大電流開關的主要器件之一，廣泛應用于高壓電路中；再比如NMOS (Negative channel-Metal-Oxide-Semiconductor, N 型金屬氧化物半導體)。這些半導體器件中，經常會涉及到溝槽工藝。
[0003]現有技術中半導體溝槽工藝過程，如圖1所示，主要步驟為:場限環(Guardring) 一有源區(Active) —P 型本體(P-Body) —溝槽(Trench) —源區(N+) —孔(Contact)—正面金屬(Metal)—純化層(Passivat1n)—背面工藝(Backside Process)。
[0004]在實際工作中，發明人發現現有技術存在以下缺陷:上述工藝方法在做有源區(Active)步驟的時候，會打開截止環(Stop Ring)區的窗口，這樣接下來的P型本體(P-body)步驟中，就會將P型注入直接注入到截止環(Stop Ring),從而在截止環(StopRing)下面形成P型結構主體層(Body層)，當設計窗口較小時,最外面場限環(Guard ring)1002的耗盡線與截止環(Stop Ring)下面形成主體層(Body層)1003非常近或者直接相連；這樣當器件加高溫高壓時，就會導致截止環(Stop Ring)下面的P型結構主體層(Body層)1003成為場限環，這樣劃片道區域雜質離子會進入該半導體器件內部，并且因此引起半導體器件漏電等不良現象。
【發明內容】
[0005]為了解決現有技術工藝導致半導體器件漏電的缺陷，本發明的目的是提供一種半導體制造方法，以抑制半導體漏電的現象。本發明提供的半導體制造方法包括:
[0006]A、提供襯底，在所述襯底正面的終端區形成場限環；
[0007]B、在所述襯底正面進行有源區光刻刻蝕，形成截止環的刻蝕區域；其特征在于，還包括:
[0008]C、向所述截止環的刻蝕區域進行N+表面注入，形成截止環；
[0009]D、在所述襯底正面有源區形成溝槽，淀積多晶硅之后，進行P型體區注入；
[0010]E、進行N+阱光刻，注入，退火，形成N+發射極；
[0011]F、進行正面金屬化及背面金屬化處理。
[0012]所述半導體制造方法，其中，所述步驟F中正面金屬化包括在所述襯底正面淀積介質層，在所述介質層上形成接觸孔，在所述介質層上方淀積金屬層，刻蝕所述金屬層，形成正面電極區域，在所述金屬層上方淀積鈍化層，刻蝕鈍化層。
[0013]所述半導體制造方法，其中，所述步驟C向所述截止環的刻蝕區域進行N+表面注入，形成截止環中，所述N+表面注入的N型離子注入劑量111?115CnT2量級，注入能量為50keV ?150keVo
[0014]所述半導體制造方法，其中，所述步驟D在形成溝槽，淀積多晶硅之后，進行P型體區注入，具體為:
[0015]用有源區光刻板光刻，在所述有源區區域的上方形成溝槽，生長柵氧化層，在所述柵氧化層上淀積多晶硅層，進行多晶硅層光刻刻蝕，并通過離子注入向被刻蝕開的區域下方注入P型離子，形成P型體區。
[0016]所述半導體制造方法，其中:所述步驟D在形成溝槽，淀積多晶硅之后，進行P型體區注入中，
[0017]所述溝槽的深度為4?8 μ m，所述柵氧化層的厚度為600埃?1500埃，所述P型離子的注入劑量為111?115CnT2量級。
[0018]所述半導體制造方法，其中:所述步驟F進行正面金屬化及背面金屬化處理，具體為:
[0019]在所述襯底正面淀積介質層，光刻刻蝕所述介質層，形成接觸孔，在所述介質層上方淀積金屬層，刻蝕所述金屬層，形成正面電極區域，在所述金屬層上方淀積鈍化層，刻蝕鈍化層，完成正面金屬化處理；進行背面減薄，P型雜質注入，退火，形成背面金屬電極，完成背面金屬化處理。
[0020]所述半導體制造方法，其中，所述D步驟中，在淀積多晶硅層時，會同時將截止環上方覆蓋起來，在進行多晶硅層光刻刻蝕時，只會將溝槽上方的區域刻蝕開，而不會將所述截止環上方的區域刻蝕開。
[0021]所述半導體制造方法，其中，所述半導體為NMOS或者IGBT。
[0022]本發明的有益效果:與現有技術相比，通過更換半導體制造工藝的順序，并且增加一個N+表面注入，在不增加版圖的基礎上，形成真正意義的截止環，能夠有效限制最外側場限環的展寬，截止環真正起到作用；避免現有技術中最外面場限環耗盡線與截止環下面形成的主體層非常近或者直接相連，而造成的漏電現象，從而增加器件的穩定性。同時，本發明實施成本較低，便于大規模工業推廣，有利于提高經濟效益。
【附圖說明】
[0023]圖1為現有技術涉及半導體制造方法的工藝步驟。
[0024]圖2為通過現有技術半導體制造方法制造出來的半導體剖視圖。
[0025]圖3為本發明一實施例涉及的半導體制造方法的工藝步驟。
[0026]圖4為本發明一實施例涉及的半導體制作完成之后的剖視圖。
【具體實施方式】
[0027]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖1-4和【具體實施方式】對本發明作進一步詳細的說明。
[0028]如圖3所示，作為本發明一優選實施例中，半導體的制造方法包括:
[0029]A、提供襯底，在所述襯底正面的終端區形成場限環(Guard ring，形成場限環)；
[0030]B、在所述襯底正面進行有源區光刻刻蝕(Active，源區處理)，形成截止環(Stopring)的刻蝕區域；其特征在于,還包括:
[0031]C、向所述截止環的刻蝕區域進行N+表面注入(N+表面注入)，形成截止環；
[0032]D、在所述襯底正面有源區形成溝槽(Trench，溝槽處理)，淀積多晶硅之后，進行P型體區注入(P-body)；
[0033]E、進行N+阱光刻，注入，退火，形成N+發射極(N+emitter)；
[0034]F、進行正面金屬化及背面金屬化處理(Backside metal process)。
[0035]所述半導體制造方法，其中，所述正面金屬化包括在所述襯底正面淀積介質層，在所述介質層上形成接觸孔，在所述介質層上方淀積金屬層，刻蝕所述金屬層，形成正面電極區域，在所述金屬層上方淀積鈍化層(Passivat1n),刻蝕鈍化層。
[0036]所述半導體制造方法，其中，所述步驟C向所述截止環的刻蝕區域進行N+表面注入，形成截止環中，所述N+表面注入的N型離子注入劑量111?115CnT2量級，注入能量為50keV ?150keVo
[0037]作為本發明所述半導體制造方法的一種實施方案，還可以包括如下，所述步驟D在形成溝槽，淀積多晶硅之后，進行P型體區注入，具體為:
[0038]用有源區光刻板光刻，在所述有源區區域的上方形成溝槽，生長柵氧化層，在所述柵氧化層上淀積多晶硅層，進行多晶硅層光刻刻蝕，并通過離子注入向被刻蝕開的區域下方注入P型離子，形成P型體區。
[0039]作為本發明所述半導體制造方法的一