形成光子結構的方法
【專利說明】形成光子結構的方法
[0001]政府依據由DARPA授予的第HR0011-11-9-0009號協議支持本發明。政府在本發明中具有一定權利。
技術領域
[0002]本發明的實施例大體上涉及在硅晶片上制造光子結構及電子裝置，且具體來說，本發明的實施例針對在CMOS工藝流程的后端處形成光子結構的方法。
【背景技術】
[0003]近年來，硅光子學日益受關注，其主要針對微電子電路中的光學發射及光學互連。利用互補金屬氧化物半導體(CMOS)工藝，光子裝置(例如波導、調制器及檢測器)通常由絕緣體上半導體(SOI)或塊狀硅晶片上的硅或多晶硅及鍺材料形成。將光子裝置集成到CMOS工藝流程中的一種常規方法發生在CMOS生產線的前端處。典型前端方法涉及:首先，在襯底上制造光子裝置；接著，在單一 CMOS晶片上制造電子裝置(例如晶體管)，其中所述光子裝置及所述電子裝置具有不同硅材料厚度。
[0004]光子裝置的前端集成存在以下問題:制造光子裝置所需的額外處理步驟可能干擾常規CMOS工藝流程。例如，光子裝置在絕緣體上硅(SOI)晶片上的前端集成需要襯底，所述襯底具有比可使用具有小于I微米厚的埋藏氧化物材料及小于200納米厚的硅材料的襯底的標準CMOS電子SOI裝置厚的埋藏氧化物材料(大于I微米)及硅材料(大于200納米)。在常規CMOS生產線的前端中，制造光子裝置所需的額外處理步驟增加含有CMOS電子裝置及光子裝置兩者的集成電路的總復雜性及成本。另外，對于CMOS電子裝置及光子裝置的并排布局，光子裝置占據可用于電子裝置的寶貴襯底空間。期望得到在CMOS生產線的后端中制造光子裝置的改進方法。
【附圖說明】
[0005]圖1展示根據所揭示實施例的制造于單一 CMOS半導體結構中的光子裝置及電子裝置；
[0006]圖2展示根據所揭示實施例的在單一 CMOS半導體結構中形成光子裝置及電子裝置的方法?’及
[0007]圖3展示根據所揭示實施例的在單一 CMOS半導體結構中形成光子裝置及電子裝置的方法。
【具體實施方式】
[0008]在以下詳細描述中，參考形成本發明的一部分的附圖，且附圖中依說明方式展示可被實踐的特定實施例。應理解，相同參考數字表示全部圖式中的相同元件。足夠詳細地描述這些實施例以使所屬領域的技術人員能夠制造及使用所述實施例，且應理解，可對所揭示的所述特定實施例(下文僅詳細討論其中一些)做出結構、材料、電性及程序變化。
[0009]術語“晶片”及“襯底”應被理解為可互換的且包含硅、絕緣體上硅(SOI)或藍寶石上硅(SOS)、摻雜及未摻雜半導體、由底部半導體基座支撐的硅的外延生長材料及其它半導體結構。此外，當參考以下描述中的“晶片”及“襯底”時，先前工藝步驟可能已用于在底部半導體結構或基座中或底部半導體結構或基座上形成區域、結或材料層。另外，半導體無需基于硅，而是可基于硅鍺、鍺、砷化鎵或其它已知半導體材料。
[0010]光子裝置包含光子波導、調制器、解調器及光檢測器，以及其它裝置。通常需要摻雜劑活化來實現有源光子裝置(例如光檢測器、調制器)功能且產生歐姆電接觸區域。在形成有源光子裝置及歐姆接觸件時，可通過將原子摻雜劑植入到半導體材料中且接著加熱所述摻雜劑以使其活化而形成摻雜區域。以高溫(例如1000攝氏度)加熱所述摻雜劑需要:所述摻雜劑活化步驟發生在金屬化之前，這是因為金屬化材料會因此高溫而受損壞。為此，在完成CMOS電路之前及在形成將光子裝置與電子裝置互連的金屬化材料之前形成光子裝置。在CMOS電路的金屬化發生之后在CMOS工藝流程的后端處產生有源光子裝置的一個挑戰為:使用低溫(即，低于約500攝氏度)來防止CMOS電路及金屬化材料受損壞。
[0011]本文描述在常規CMOS工藝流程中集成光子裝置的方法。所揭示的實施例涉及在CMOS工藝流程的后端處于單一 CMOS半導體結構上形成光子裝置及電子裝置的方法。使用低沉積溫度的多晶硅、鍺及硅鍺技術(例如(例如)物理氣相沉積(PVD)、化學氣相沉積(CVD)、等離子增強CVD(PECVD)、旋涂玻璃(SOG)沉積及原子層沉積(ALD))來形成光子裝置。所揭示的實施例還利用在約200攝氏度到約500攝氏度、優選地約300攝氏度到約400攝氏度之間的溫度下的電磁(例如微波)退火達至少五(5)分鐘到高達兩(2)小時以使有源光子裝置及歐姆接觸件摻雜劑活化及退火。盡管能夠被吸收到被退火區域中的任何適當能量是適當的，但為方便起見，下文將僅討論微波能。基于微波的活化技術可有效地活化所要摻雜劑(例如含磷、銻、鎵、硼或砷摻雜原子)，而不損及前端CMOS電路或金屬化材料以借此實現在CMOS工藝流程的后端處的光子裝置的完全集成。低溫微波退火還導致更少摻雜劑迀移出(及迀移入)襯底中的摻雜區域且導致摻雜區域內的摻雜劑濃度更均勻。
[0012]在常規CMOS工藝中的光子裝置的前端集成中，光子裝置通常由SOI晶片上的硅或多晶硅、鍺及硅鍺材料形成。后端集成的另一優點在于:光子裝置可由額外材料形成，如果使用前端工藝，那么所述額外材料會受用于形成電子裝置的處理影響。例如，后端處理可使用氮化硅來形成具有比多晶硅更好的光子傳播的光子裝置。例如，不在前端處使用SOI襯底上的硅或多晶硅來制造波導核心，而是可在后端工藝中由SOI襯底上的氮化硅形成波導核心。
[0013]參考圖式，其中相同參考數字標示相同元件，圖1展示使用后端處理來制造以在相同支撐襯底上形成CMOS集成結構103上的光子集成結構101的半導體結構200的一個實施例的部分橫截面圖。作為一實例，光子集成結構101包含光檢測器250A及調制器250B。作為一實例，CMOS集成結構103包含制造為晶體管的電子裝置210。可使用下文結合圖2及3所描述的方法來制造半導體結構200。
[0014]CMOS集成結構103包括:硅襯底201 ;埋藏氧化物(BOX) 202，其由(例如)二氧化娃形成；娃制造材料203 ;柵極氧化物材料219 ;及交替金屬及絕緣材料，其形成包含絕緣(例如S12^c BPSG)材料205、金屬I材料214、絕緣(例如S1 2或BPSG)材料206、金屬2材料215、最后金屬材料216及鈍化材料218 (例如二氧化硅)的層間電介質(ILD)金屬化結構。通過通孔導體217將金屬I材料214連接到電子裝置210的下方電路。
[0015]使用所屬領域的技術人員所知的常規CMOS工藝來形成電子裝置210。電子裝置210包括:摻雜阱204、漏極植入區域21IA及源極植入區域211B、柵極氧化物材料219上的柵極212及柵極側壁間隔件213。柵極212可由多晶硅形成。絕緣材料205覆蓋電子裝置210及硅制造材料203，硅制造材料203由埋藏氧化物(BOX) 202及硅襯底201支撐。
[0016]在此實施例中，光子集成結構101形成于CMOS集成結構103上，且包括形成于鈍化層218上的半導體材料251、氧化物材料252、其中形成光檢測器250A及調制器250B的硅制造材料253。交替金屬及絕緣材料形成包含絕緣(例如3102或8?36)材料255、金屬I材料264、絕緣(例如3丨02或BPSG)材料256、金屬2材料265、最后金屬材料266及鈍化材料267的ILD金屬化結構。
[0017]光檢測器250A可包括形成于硅波導核心253a上的摻雜或未摻雜鍺(Ge)或硅鍺(SiGe)區域262。波導核心253a由包覆材料包圍，所述包覆材料由氧化物材料252及隔離區域254 (其可由二氧化硅(S12)形成)形成。絕緣材料255還用作波導核心253a的包覆材料的部分。調制器250B可形成為摻雜或未摻雜硅波導核心253b，其具有可由導體257連接以調制波導核心253b內的光的額外摻雜區域261A及261B。光子結構101還可含有歐姆接觸區域263A、263B、263C及263D以產生與導體257的歐姆接觸。所述歐姆接觸區域可為(例如)高摻雜接觸區域或低溫形成硅化物(例如Ni硅化物)。例如，光檢測器250A可含有歐姆接觸區域263A及263B，且調制器250B可含有歐姆接觸區域263C及263D。歐姆接觸區域263C及263D可含有比摻雜區域26IA及26IB的摻雜劑數量高的摻雜劑數量。鍺(Ge)或硅鍺(SiGe)區域262可用作為光檢測器裝置250A中的光子檢測器。氧化物材料252及額外絕緣材料255及隔離區域254材料可用作為包圍硅波導核心253a及253b的包覆材料。可為二氧化硅或BPSG的絕緣材料255覆蓋光子裝置250及硅制造材料253。光子裝置250可使用比其上形成CMOS電子裝置210的埋藏氧化物(BOX)材料202 (小于I微米)及硅材料203 (小于200納米)厚的氧化物材料252 (大于I微米)及硅制造材料253 (大于200納米)ο
[0018]光子結構101中的交替金屬及絕緣材料形成包含絕緣(例如3102或BPSG)材料
255、256、金屬I材料264、金屬2材料265、最后金屬材料266及鈍化材料267的ILD金屬化結構。絕緣材料255、256提供光檢測器250A及調制器250B的電及光學隔離。通過導體257將金屬I材料264連接到下方光子裝置。作為結構101與103之間的電連接的實例，接觸件207將集成光子結構101的金屬I材料264連接到集成CMOS結構103的最后金屬材料216。應了解，半導體結構200可由任何數目個電子裝置及光子裝置制造及由結構101與103之間的任何數目個接觸件207制造以在半導體結構200內形成所要電子及光子布置。
[0019]圖1僅表示包含波導253a、253b及相關聯光檢測器250A及調制器250B的光子電路。然而，可使用所描繪