多層電子組件及其制造方法
【專利說明】多層電子組件及其制造方法
[0001]本申請要求于2014年I月2日在韓國知識產權局提交的第10-2014-0000286號韓國專利申請的權益，該申請的公開通過引用包含于此。
技術領域
[0002]本公開涉及多層電子組件及其制造方法。
【背景技術】
[0003]作為電子組件之一的電感器是與電阻器和電容器一起形成電子電路以去除噪聲的代表性無源元件。這樣的電感器可與使用電磁特性的電容器結合使用以構成放大特定頻帶的信號的諧振電路、濾波器電路等。
[0004]在多層電感器的情況下，可通過使用導電膏等在主要由磁性材料形成的絕緣片上形成線圈圖案并且堆疊這些片以在燒結的多層主體中形成線圈來實現電感。
[0005]為了實現高電感，已知在垂直于基板安裝表面的方向上設置內線圈的垂直多層電感器。與在相對于基板安裝表面的水平方向上設置內線圈的多層電感器相比，垂直多層電感器可具有高電感，并且可允許自諧振頻率的增加。
[0006]同時，用于將內線圈連接到外電路的外電極可形成在多層電感器上。當外電極通過使用導電膏等執行浸潰法來形成在燒結的多層主體在長度方向上的兩端表面和鄰近端表面的表面的一部分上時，外電極的厚度會增大，并且在使片式元件小型化方面存在限制。
[0007]具體地，在外電極形成在垂直多層電感器中的長度方向上的兩端表面上以平行于內線圈的情況下，在外電極中會產生渦電流，由于渦電流的產生而導致損失增大，并且在內線圈和外電極之間會產生寄生電容(stray capacitance)。這樣的寄生電容會導致電感器的自諧振頻率的減小。
[0008]因此，在垂直多層電感器中，已經在以下方面進行了嘗試:在片式元件一個表面(下表面)(在安裝該片式元件時所述一個表面面對基板)上形成外電極，從而允許片式元件的小型化并且抑制由于渦電流產生而導致的損失。
[0009]然而，在根據現有技術的在多層主體的長度方向上的兩端表面上形成外電極的情況下，因為在長度方向上的兩端表面的形狀不同于剩余的四個表面的形狀，所以可以容易地辨別外電極將形成在其上的表面。然而，除了多層主體的在長度方向上的兩端表面之外的四個表面具有彼此相同的形狀，在四個相同的表面中，會難以辨別內線圈所暴露到的表面。
【發明內容】
[0010]本公開中的示例性實施例可提供一種多層電子組件及其制造方法，其中，其能夠通過在垂直于基板安裝表面的方向上形成內線圈來僅在片式兀件的一個表面(下表面)(在安裝該片式元件時所述一個表面面對基板)上形成外電極，并能夠辨別內線圈所暴露到的一個表面。
[0011]根據本公開中的示例性實施例，一種多層電子組件可包括:多層主體，通過堆疊多個絕緣層而形成；內線圈部，包括形成在絕緣層上并通過通路彼此電連接的內線圈圖案以及暴露到多層主體的同一表面的第一引導部和第二引導部，所述同一表面垂直于多層主體的堆疊層而設置；以及第一外電極和第二外電極，形成在多層主體的垂直于多層主體的堆疊層而設置的同一表面上，并且分別連接到內線圈部的第一引導部和第二引導部，其中，標記圖案形成在多層主體的平行于多層主體的堆疊層而設置的一個表面上。
[0012]標記圖案可僅形成在等于或小于多層主體的平行于多層主體的堆疊層而設置的一個表面的整體面積的一半的區域中。
[0013]標記圖案可沿著長度方向形成在多層主體的平行于多層主體的堆疊層而設置的一個表面的下部或上部上。
[0014]標記圖案可沿著厚度方向形成在多層主體的平行于多層主體的堆疊層而設置的一個表面的左部或右部上。
[0015]可通過標記圖案來辨別多層主體的內線圈部的第一引導部和第二引導部所暴露到的表面。
[0016]內線圈部可形成在垂直于多層主體的基板安裝表面的方向上。
[0017]根據本公開中的示例性實施例，一種多層電子組件可包括:多層主體，通過堆疊多個絕緣層而形成；內線圈部，包括形成在絕緣層上并通過通路彼此電連接的內線圈圖案以及暴露到多層主體的同一表面的第一引導部和第二引導部，所述同一表面垂直于多層主體的堆疊層而設置；以及第一外電極和第二外電極，形成在多層主體的垂直于多層主體的堆疊層而設置的同一表面上，并且分別連接到內線圈部的第一引導部和第二引導部，其中，標記圖案僅形成在多層主體的一個表面的一部分上，所述一個表面平行于多層主體的堆疊層而設置，使得通過標記圖案來辨別多層主體的內線圈部的第一引導部和第二引導部所暴露到的表面。
[0018]標記圖案可沿著長度方向形成在多層主體的平行于多層主體的堆疊層而設置的一個表面的下部或上部上，并在等于或小于多層主體的所述一個表面的整體面積的一半的區域中。
[0019]標記圖案可沿著厚度方向形成在多層主體的平行于多層主體的堆疊層而設置的一個表面的左部或右部上，并在等于或小于多層主體的所述一個表面的整體面積的一半的區域中。
[0020]根據本公開中的示例性實施例，一種多層電子組件的制造方法可包括:制備多個絕緣片；在絕緣片上形成內線圈圖案；堆疊包括形成在其上的內線圈圖案的絕緣片，從而形成包括內線圈部的多層主體，內線圈部具有暴露到多層主體的同一表面的第一引導部和第二引導部，所述同一表面被設置為垂直于堆疊的片；在多層主體的一個表面上形成標記圖案，所述表面平行于多層主體的堆疊的片而設置；以及在多層主體的垂直于多層主體的堆疊的片而設置的同一表面上形成分別連接到內線圈部的第一引導部和第二引導部的第一外電極和第二外電極。
[0021]可僅在等于或小于多層主體的平行于多層主體的堆疊的片而設置的一個表面的整體面積的一半的區域中形成標記圖案。
[0022]可沿著長度方向在多層主體的平行于多層主體的堆疊的片而設置的一個表面的下部或上部上形成標記圖案。
[0023]可沿著厚度方向在多層主體的平行于多層主體的堆疊的片而設置的一個表面的左部或右部上形成標記圖案。
[0024]在多個絕緣片中，其上形成有標記圖案的絕緣片可堆疊在多層主體的最外部上。
[0025]在形成第一外電極和第二外電極的步驟中，可通過標記圖案來辨別多層主體的內線圈部的第一引導部和第二引導部所暴露到的且第一外電極和第二外電極需要形成在其上的表面。
[0026]可在垂直于多層主體的基板安裝表面的方向上堆疊絕緣片。
【附圖說明】
[0027]通過下面結合附圖進行的詳細描述，本公開的以上和其他方面、特征和其他優點將會被更清楚地理解，在附圖中:
[0028]圖1是根據本公開中的示例性實施例的多層電子組件的示意透視圖，在圖1中示出了內線圈部；
[0029]圖2是根據本公開中的示例性實施例的多層電子組件的分解透視圖；
[0030]圖3是在形成外電極之前根據本公開中的示例性實施例的多層電子組件的示意透視圖。
[0031]圖4A至圖4E是示出了在形成外電極之前根據本公開的示例性實施例的多層電子組件的在寬度方向上的兩表面Swl和Sw2以及其在厚度方向上的兩表面St和Sb的圖；
[0032]圖5是根據本公開中的示例性實施例的多層電子組件的透視圖；
[0033]圖6是根據本公開中的示例性實施例的多層電子組件的另一示例的透視圖；
[0034]圖7是示出了根據本公開中的示例性實施例的多層電子組件的制造方法的工藝圖。
【具體實施方式】
[0035]現在將參照附圖詳細描述本公開的示例性實施例。
[0036]然而，本公開可以以很多不同的形式來舉例說明，并不應該被解釋為限制于在此闡述的特定實施例。相反，提供這些實施例使得本公開將是徹底的和