互連結構及其形成方法
【技術領域】
[0001] 本發明通常涉及半導體結構，更具體地，涉及形成含氣隙互連結構的方法。
【背景技術】
[0002] 集成芯片的制造可以大致分為兩個主要部分：前段制程（FEOL)制造和后段制程 (BEOL)制造。FEOL制造包括半導體襯底內的器件（例如，晶體管、電容器、電阻器等）的形 成。BEOL制造包括設置在半導體襯底之上的一個或多個絕緣介電層內包括的一個或多個 金屬互連層的形成。BEOL的金屬互連層將FEOL的單獨的器件電連接至集成芯片的外部引 腳。
[0003] 由于電容耦合與金屬互連層之間的距離成反比，所以隨著半導體器件的尺寸減 小，BEOL的金屬互連層之間的電容耦合趨于增大。如果不采取步驟來降低電容耦合，則該 耦合可以最終限制芯片的速度或者以其他方式抑制適當的芯片操作。因此，本領域已經產 生了對形成集成芯片的互連結構的改進的方法的需求。
【發明內容】
[0004] 為了解決現有技術中存在的問題，本發明提供了一種互連結構，包括：低k(LK)介 電層，位于襯底上方；第一導電部件和第二導電部件，位于所述LK介電層中；第一間隔件， 沿著所述第一導電部件的第一側壁，其中，所述第一間隔件具有基本上矩形的形狀；第二 間隔件，沿著所述第二導電部件的第二側壁，其中，所述第二導電部件的所述第二側壁面向 所述第一導電部件的所述第一側壁，并且其中，所述第二間隔件具有基本上矩形的形狀；氣 隙，位于所述第一間隔件和所述第二間隔件之間；以及第三導電部件，位于所述第一導電部 件上方，其中，所述第三導電部件連接至所述第一導電部件。
[0005] 在上述互連結構中，其中，所述襯底包括下LK介電層。
[0006] 在上述互連結構中，其中，高寬比為所述第一間隔件或所述第二間隔件的高度除 以所述第一間隔件和所述第二間隔件之間的間距，所述高寬比大于或等于約2。
[0007] 在上述互連結構中，其中，所述第一間隔件或所述第二間隔件包括金屬化合物。
[0008] 在上述互連結構中，其中，所述第一間隔件或所述第二間隔件包括金屬化合物，其 中，所述金屬化合物包括金屬氧化物、金屬氮化物、金屬碳化物、金屬硼化物、或它們的兩種 或多種的組合。
[0009] 在上述互連結構中，其中，所述第一間隔件或所述第二間隔件具有在從約 50埃（A)至約80埃（A)的范圍內的厚度。
[0010] 在上述互連結構中，其中，所述第三導電部件與所述氣隙間隔開。
[0011] 在上述互連結構中，其中，所述第三導電部件還連接至所述第一間隔件。
[0012] 在上述互連結構中，其中，所述第一導電部件是第一金屬線；所述第二導電部件是 第二金屬線；并且所述第三導電部件包括第三金屬線和與所述第三金屬線相連的通孔。
[0013] 在上述互連結構中，還包括：上蝕刻停止層（ESL)，位于所述LK介電層的第一部分 和第二部分之間。
[0014] 在上述互連結構中，還包括：下蝕刻停止層（ESL)，位于所述LK介電層和所述襯底 之間。
[0015] 根據本發明的另一實施例，提供了一種互連結構，包括：下低k(LK)介電層；中間 LK介電層，位于所述下LK介電層上方；第一導電部件和第二導電部件，位于所述中間LK介 電層中；第一間隔件，沿著所述第一導電部件的第一側壁，其中，所述第一間隔件具有基本 上矩形的形狀；第二間隔件，沿著所述第二導電部件的第二側壁，其中，所述第二導電部件 的所述第二側壁面向所述第一導電部件的所述第一側壁，并且其中，所述第二間隔件具有 基本上矩形的形狀；氣隙，位于所述第一間隔件和所述第二間隔件之間的所述中間LK介電 層中；上LK介電層，位于所述中間LK介電層上方；以及第三導電部件，位于所述第一導電 部件上方，其中，所述第三導電部件連接至所述第一導電部件并且與所述氣隙間隔開。
[0016] 在上述互連結構中，其中，高寬比為所述第一間隔件或所述第二間隔件的高度除 以所述第一間隔件和所述第二間隔件之間的間距，所述高寬比大于或等于約2。
[0017] 在上述互連結構中，其中，所述第一間隔件或所述第二間隔件包括選自金屬氧化 物、金屬氮化物、金屬碳化物、金屬硼化物、或它們的兩種或多種的組合中的金屬化合物。
[0018] 在上述互連結構中，其中，所述第一間隔件或所述第二間隔件具有在從約 50埃（A)至約80埃（A)的范圍內的厚度。
[0019] 在上述互連結構中，還包括下蝕刻停止層（ESL)或上ESL中的至少一種，所述下 ESL位于所述下LK介電層和所述中間LK介電層之間，所述上ESL位于所述中間LK介電層 和所述上LK介電層之間。
[0020] 根據本發明的又一實施例，提供了一種形成互連結構的方法，包括：在襯底上方形 成第一導電部件和第二導電部件；沿著所述第一導電部件的第一側壁形成第一間隔件，所 述第一間隔件具有基本上矩形的形狀，并且沿著所述第二導電部件的第二側壁形成第二間 隔件，所述第二間隔件具有基本上矩形的形狀，其中，所述第二導電部件的所述第二側壁面 向所述第一導電部件的所述第一側壁；在所述襯底上方沉積低k(LK)介電層以在所述第一 間隔件和所述第二間隔件之間形成氣隙；以及在所述第一導電部件上方形成第三導電部 件，其中，所述第三導電部件連接至所述第一導電部件。
[0021] 在上述方法中，其中，沿著所述第一導電部件的第一側壁形成第一間隔件以及沿 著所述第二導電部件的第二側壁形成第二間隔件的步驟包括：在所述第一導電部件、所述 第二導電部件和所述襯底上方共形地形成間隔件層；以及去除所述間隔件層的水平部分以 形成所述第一間隔件和所述第二間隔件。
[0022] 在上述方法中，還包括：在所述LK介電層和所述襯底之間形成下蝕刻停止層 (ESL) 〇
[0023] 在上述方法中，還包括：在所述LK介電層的第一部分和第二部分之間形成上蝕刻 停止層（ESL)。
【附圖說明】
[0024] 當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各方面。應該注意， 根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚 的討論，各個部件的尺寸可以任意地增大或減小。
[0025] 圖1是根據本發明的各個方面的互連結構100的截面圖。
[0026] 圖2是根據本發明的各個方面的互連結構200的截面圖。
[0027] 圖3是根據本發明的各個方面的形成互連結構100的方法300的流程圖。
[0028] 圖4至圖8是根據本發明的各個方面的處于各個制造階段的互連結構100的截面 圖。
[0029] 圖9示出了 P(npMAco-EGDA)的聚合工藝的一個實例。
【具體實施方式】
[0030] 應該理解，以下公開內容提供了許多用于實現本發明的不同特征的不同實施例或 實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在 限制本發明。例如，在以下描述中，在第二部件"上方"或者"上"形成第一部件可以包括第 一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可 以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明 可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身 不指示所討論的各個實施例和/或配置之間的關系。
[0031] 而且，為便于描述，在此可以使用諸如"在…之下"、"在…下方"、"下部"、"在…之 上"、"上部"等的空間相對術語，以描述如圖所示的一個元件或部件與另一個（或另一些） 元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中 的不同方位。例如，如果翻轉圖中的器件，則描述為位于其他元件或部件"下方"或"之下" 的元件將定向為位于其他元件或部件"之上"。因此，示例性術語"在…下方"可以包括之上 和下方的方位。裝置可以以其他方式定向（旋轉90度或在其他方位上），而在此使用的空 間相對描述符可以同樣地作相應的解釋。
[0032] 現在參照附圖描述要求保護的主題，其中，貫穿全文，相同的參考標號通常用于指 示相同的元件。在以下描述中，為了解釋的目的，闡述了許多具體細節以提供對要求保護的 主題的深入理解。然而，顯而易見地，可以在沒有這些具體細節的情況下實踐要求保護的主 題。在其他情況下，用框圖形式示出了結構和器件以便利描述要求保護的主題。將理解，如 本文中所使用的，'層'考慮區域并且不必包括均勻的厚度。例如，層是區域，諸如包括任意 邊界的區域。另一實例，層是包括至少一些厚度變化的區域。
[0033] 對為先進的半導體器件提供低RC時間常量的新方法存在需求，其中，"R"是片上 布線的電阻，并且"C"是多層互連堆疊件中的信號線和周圍導體之間的有效電容。通過降低 布線材料的具體電阻以及通過使用具有較低介電常數k的電介質來減小RC時間常量。傳 統的半導體制造通常采用二氧化硅（SiO 2)作為電介質，SiO2具有約3. 9的k。采用有機材 料來減小k也減小整體