半導(dǎo)體器件及其形成方法、提高晶圓切割成品率的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其形成方法、提高晶圓切割成品率的方法。
【背景技術(shù)】
[0002]在半導(dǎo)體制程中，通常是將形成有集成電路的晶圓切割成一個(gè)個(gè)芯片，然后將這些芯片做成功能不同的半導(dǎo)體封裝結(jié)構(gòu)。
[0003]參照?qǐng)D1，圖1為晶圓的俯視圖，晶圓由多個(gè)芯片10組成，而相鄰兩芯片10之間以切割道(scribe line)ll相隔。每個(gè)芯片10為通過(guò)沉積、微影、刻蝕、摻雜及熱處理等工藝，在基底上形成器件結(jié)構(gòu)、互連結(jié)構(gòu)以及焊墊等。之后，沿切割道11將晶圓切割為多個(gè)獨(dú)立的芯片10，因此在對(duì)應(yīng)切割道11位置處不存在功能性元件，一般僅包括位于基底上的層間介質(zhì)層。
[0004]在現(xiàn)有技術(shù)中，參照?qǐng)D1、圖2，在晶圓上形成有包圍芯片10的密封環(huán)(seal ring)12，密封環(huán)12包括位于層間介質(zhì)層13中的多層金屬層14、和電連接相鄰兩金屬層14的插塞層15，切割道11位于相鄰兩密封環(huán)12之間，密封環(huán)12可以阻擋水氣滲透或例如含酸物、含堿物或污染源的擴(kuò)散的化學(xué)損害，起到保護(hù)芯片10的作用。
[0005]在對(duì)晶圓進(jìn)行切割時(shí)，是由晶圓正面向晶圓背面方向進(jìn)行切割，使一個(gè)個(gè)芯片分離。在切割過(guò)程中，切割道附近的層間介質(zhì)層部分會(huì)承受應(yīng)力。隨著集成電路的集成度提高，在一片晶圓上要求制作的芯片數(shù)量越來(lái)越多，切割道的寬度也越來(lái)越窄，由最初的200 μ m變?yōu)楝F(xiàn)有的80 μ m以下。隨著切割道變窄，切割道附近的層間介質(zhì)層部分所承受的應(yīng)力越來(lái)越大，而出現(xiàn)裂縫，嚴(yán)重的裂縫會(huì)延伸到相鄰的密封環(huán)，甚至延伸到芯片中。這會(huì)使得密封環(huán)的保護(hù)作用喪失，芯片在封裝結(jié)構(gòu)中易受損，芯片性能和使用壽命下降。另外，若裂縫延伸到芯片中，會(huì)破壞其中的互連結(jié)構(gòu)，互連結(jié)構(gòu)中的插塞層斷裂，互連結(jié)構(gòu)中信號(hào)傳輸通道斷開(kāi)，造成芯片失效，例如芯片的某些功能不能正常工作或芯片的性能達(dá)不到設(shè)計(jì)的要求。也就是，現(xiàn)有的晶圓切割成品率較低。
【發(fā)明內(nèi)容】
[0006]本發(fā)明解決的問(wèn)題是，現(xiàn)有的晶圓切割成品率較低。。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，該半導(dǎo)體器件的形成方法包括:
[0008]提供晶圓，所述晶圓分為多個(gè)芯片區(qū)、和位于相鄰兩芯片區(qū)之間的切割道；
[0009]在所述晶圓上形成層間介質(zhì)層；
[0010]在所述層間介質(zhì)層中形成對(duì)應(yīng)所述芯片區(qū)的多層互連金屬層和多層插塞層，相鄰兩層互連金屬層之間通過(guò)插塞層電連接；
[0011]在所述層間介質(zhì)層中形成對(duì)應(yīng)所述切割道的多層偽插塞層，每層偽插塞層包括多個(gè)偽插塞。
[0012]可選地，每層偽插塞層包括沿所述切割道長(zhǎng)度方向的多個(gè)偽插塞組，每個(gè)偽插塞組包括切割道寬度方向上的多個(gè)相互隔開(kāi)的偽插塞。
[0013]可選地,在相鄰兩層偽插塞層中，其中一偽插塞層的偽插塞和另一偽插塞層的偽插塞--相對(duì)。
[0014]可選地，在每層偽插塞層的相鄰兩個(gè)偽插塞組中，其中一個(gè)偽插塞組的多個(gè)偽插塞、和另一個(gè)偽插塞組的多個(gè)偽插塞一一相對(duì)。
[0015]可選地,在相鄰兩層偽插塞層中，其中一偽插塞層的偽插塞和另一偽插塞層的偽插塞交錯(cuò)相對(duì)。
[0016]可選地，所述偽插塞層和同層的插塞層在同一步驟中形成。
[0017]可選地，在所述層間介質(zhì)層中形成包圍對(duì)應(yīng)所述芯片區(qū)的多層互連金屬層和插塞層的密封環(huán)，所述切割道位于相鄰兩密封環(huán)之間。
[0018]可選地，所述插塞和偽插塞的材料為鎢或銅。
[0019]本發(fā)明還提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括:
[0020]晶圓，所述晶圓分為多個(gè)芯片區(qū)、和相鄰兩芯片區(qū)之間的切割道；
[0021]位于所述晶圓上的層間介質(zhì)層；
[0022]位于所述層間介質(zhì)層中對(duì)應(yīng)芯片區(qū)的多層互連金屬層和多層插塞層，相鄰兩互連金屬層之間通過(guò)插塞層電連接；
[0023]位于所述層間介質(zhì)層中對(duì)應(yīng)所述切割道的多層偽插塞層，每層偽插塞層包括多個(gè)偽插塞。
[0024]可選地，每層偽插塞層包括沿所述切割道長(zhǎng)度方向的多個(gè)偽插塞組，每個(gè)偽插塞組包括切割道寬度方向上的多個(gè)相互隔開(kāi)的偽插塞。
[0025]可選地,在相鄰兩層偽插塞層中，其中一偽插塞層的偽插塞和另一偽插塞層的偽插塞--相對(duì)。
[0026]可選地，在每層偽插塞層的相鄰兩個(gè)偽插塞組中，其中一個(gè)偽插塞組的多個(gè)偽插塞、和另一個(gè)偽插塞組的多個(gè)偽插塞一一相對(duì)。
[0027]可選地,在相鄰兩層偽插塞層中，其中一偽插塞層的偽插塞和另一偽插塞層的偽插塞交錯(cuò)相對(duì)。
[0028]可選地，每層插塞層和一層偽插塞層同層。
[0029]可選地，還包括:位于所述層間介質(zhì)層中，且包圍對(duì)應(yīng)所述芯片區(qū)的多層互連金屬層和插塞層的密封環(huán)，所述切割道位于相鄰兩密封環(huán)之間。
[0030]本發(fā)明還提供一種提高晶圓切割成品率的方法，該提高晶圓切割成品率的方法包括:
[0031]提供前述任一所述的半導(dǎo)體器件；
[0032]沿所述切割道，由所述層間介質(zhì)上表面切割所述半導(dǎo)體器件至所述晶圓的背面，形成多個(gè)芯片。
[0033]可選地，在切割所述半導(dǎo)體器件之前，對(duì)晶圓背面進(jìn)行減薄處理。
[0034]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0035]在層間介質(zhì)層中形成對(duì)應(yīng)所述切割道的多層偽插塞層，每層偽插塞層包括多個(gè)偽插塞。多層偽插塞層位于切割道上，在沿切割道切割半導(dǎo)體器件時(shí)，切割道位置產(chǎn)生的應(yīng)力主要作用在偽插塞上，芯片區(qū)的層間介質(zhì)層部分和其中的插塞層不會(huì)受到應(yīng)力或僅受到較小應(yīng)力，防止芯片區(qū)的層間介質(zhì)層部分和其中的插塞層斷裂，確保芯片區(qū)的互連金屬層和插塞層的互連性能良好。這顯著提高了晶圓切割成品率。
【附圖說(shuō)明】
[0036]圖1是現(xiàn)有技術(shù)的形成有芯片的晶圓的俯視圖；
[0037]圖2是現(xiàn)有技術(shù)的形成有密封環(huán)的晶圓的剖面結(jié)構(gòu)示意圖；
[0038]圖3?圖5是本發(fā)明具體實(shí)施例的半導(dǎo)體器件在形成過(guò)程中的示意圖；
[0039]圖6是本發(fā)明另一實(shí)施例的半導(dǎo)體器件中，在切割道位置產(chǎn)生的裂縫在層間介質(zhì)層中延伸的路徑不意圖。
【具體實(shí)施方式】
[0040]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0041]參照?qǐng)D3，提供晶圓100，所述晶圓100分為多個(gè)芯片區(qū)1、和位于相鄰兩芯片區(qū)I之間的切割道II。切割道II為后續(xù)晶圓切割位置。
[0042]在芯片區(qū)I形成有位于晶圓中的器件結(jié)構(gòu)，該器件結(jié)構(gòu)為功能器件，可實(shí)現(xiàn)特定功能。而在切割道II位置的晶圓中并沒(méi)有形成任何功能器件。
[0043]在具體實(shí)施例中，晶圓100可以為硅晶圓，也可以是鍺、鍺硅、砷化鎵晶圓或絕緣體上硅晶圓。本領(lǐng)域的技術(shù)人員可以根據(jù)需要選擇晶圓，因此晶圓的類型不應(yīng)限制本發(fā)明的保護(hù)范圍。本實(shí)施例中的晶圓100選擇硅晶圓，因?yàn)樵诠杈A上實(shí)施本技術(shù)方案要比在上述其他晶圓上實(shí)施本技術(shù)方案的成本低。
[0044]繼續(xù)參照?qǐng)D3，在晶圓100上形成層間介質(zhì)層101，層間介質(zhì)層101覆蓋晶圓100和器件結(jié)構(gòu)。
[0045]在本實(shí)施例中，層間介質(zhì)層101的材料為氧化硅，使用化學(xué)氣相沉積形成層間介質(zhì)層101。
[0046]參照?qǐng)D4、圖5，圖4是俯視圖，圖5是沿圖4所示的AA方向的剖面結(jié)構(gòu)示意圖，在層間介質(zhì)層101中形成對(duì)應(yīng)芯片區(qū)I的多層互連金屬層102和多層插塞層103，相鄰兩層互連金屬層102之間通過(guò)插塞層103電連接；
[0047]在層間介質(zhì)層101中形成對(duì)應(yīng)切割道II的多層偽插塞層113，每層偽插塞層113包括多個(gè)偽插塞133。
[0048]多層偽插塞層113在切割道上，在后續(xù)沿切割道切割半導(dǎo)體器件時(shí)，切割刀具從偽插塞層位置切下，切割道位置產(chǎn)生的應(yīng)力主要作用在偽插塞層上，芯片區(qū)的層間介質(zhì)層部分和其中的插塞層不會(huì)受到應(yīng)力作用或僅受到較小應(yīng)力作用，防止芯片區(qū)的層間介質(zhì)層部分和其中的插塞層斷裂，確保芯片區(qū)的互連金屬層和插塞層的互連性能較佳，保持芯片的良好性能。這顯著提高了晶圓切割成品率。
[0049]在具體實(shí)施例中，沿切割道II長(zhǎng)度方向的多個(gè)偽插塞組123，每個(gè)偽插塞組123包括切割道II寬度方向上的多個(gè)相互隔開(kāi)的偽插塞133。這樣，可保證在切割道的各個(gè)方向上均布有偽插塞，對(duì)切割道附近的應(yīng)力形成更有效阻擋。
[0050]在具體實(shí)施例中，在相鄰兩層偽插塞層113中，其中一層偽插塞層113中的多個(gè)偽插塞133、和另一層偽插塞層113的多個(gè)偽插塞133 相對(duì)。這樣，在沿切割道切割時(shí)，可防止在相鄰兩層偽插塞層113之間產(chǎn)生裂縫。
[0051]進(jìn)一步地，在每層偽插塞層113的相鄰兩個(gè)偽插塞組123中，其中一個(gè)偽插塞組123的多個(gè)偽插塞133、和另一個(gè)偽插塞組123的多個(gè)偽插塞133 —一相對(duì)。這樣，在沿切割道切割時(shí)，對(duì)每層偽插塞層113，位于切割道同一側(cè)的所有偽插塞組123部分均受到等同的應(yīng)力作用。
[0052]在本實(shí)施例中，偽插塞層113和同層的插塞層103為在不同步驟中分別形成。在其他實(shí)施例中，偽插塞層和同層的插塞層還可在同一步驟中形成。具體地，偽插塞層和插塞層的形成方法包括:
[0053]在層間介質(zhì)層上形成光刻膠層；
[0054]對(duì)所述光刻膠層進(jìn)行圖形化，圖形化后的光刻膠層定義插塞層和偽插塞層的位置；
[0055]以圖形化后的光刻膠層為掩模，刻蝕層間介質(zhì)層形成對(duì)應(yīng)芯片區(qū)的通孔、和對(duì)應(yīng)切割道的偽通孔；
[0056]去除圖形化后的光刻膠層；