一種半導體器件、制備方法及封裝方法
【技術領域】
[0001] 本發明涉及半導體領域，具體地，本發明涉及一種半導體器件、制備方法及封裝方 法。
【背景技術】
[0002] 在電子消費領域，多功能設備越來越受到消費者的喜愛，相比于功能簡單的設備， 多功能設備制作過程將更加復雜，比如需要在電路版上集成多個不同功能的芯片，因而出 現了 3D 集成電路（integrated circuit，IC)技術，3D 集成電路（integrated circuit，IC) 被定義為一種系統級集成結構，將多個芯片在垂直平面方向堆疊，從而節省空間，各個芯片 的邊緣部分可以根據需要引出多個引腳，根據需要利用這些引腳，將需要互相連接的芯片 通過金屬線互聯，但是上述方式仍然存在很多不足，比如堆疊芯片數量較多，而且芯片之間 的連接關系比較復雜，那么就會需要利用多條金屬線，最終的布線方式比較混亂，而且也會 導致體積增加。
[0003] 因此，目前在所述3D集成電路（integrated circuit, IC)技術中大都采用娃通孔 (Through Silicon Via, TSV)以及位于娃通孔上方的金屬互連結構形成電連接，然后進一 步實現晶圓之間的鍵合。
[0004] 在3D IC立體疊合技術，娃通孔（TSV)、中介板（Interposer)等關鍵技術、封裝零 組件的協助下，在有限面積內進行最大程度的晶片疊加與整合，進一步縮減晶片面積、封裝 體積并提升晶片溝通效率。因此，晶圓水平上的Cu-Cu接合（Wafer level Cu-Cu bonding) 作為3D IC中的一項關鍵技術，在高端產品上的有重要的應用趨勢。
[0005] 現有技術中晶圓水平上的Cu-Cu接合（Wafer level Cu-Cu bonding)的方法，如圖 3所示，首先提供第一晶圓10和第二晶圓20,其中第一晶圓10和第二晶圓20均包括接合 焊盤102以及層間介電層101，其中所述接合焊盤102嵌于層間介電層101中，第一晶圓10 和第二晶圓20通過各自的接合焊盤之間接合,實現晶片面對面堆疊（F2F Stacking)。其制 備工藝流程如圖2所示，提供第一晶圓和第二晶圓，在所述第一晶圓和所述第二晶圓中首 先形成層間介電層，然后在所述層間介電層上形成光罩，并圖案化所述層間介電層，在所述 層間介電層中形成金屬焊盤凹槽，然后在所述凹槽內形成阻擋層以及種子層，然后在所述 凹槽內通過Cu ECP形成金屬銅，然后執行平坦化步驟，以形成銅焊盤；然后清潔所述晶圓， 接著通過低溫熱壓鍵合方式將所述第一晶圓和第二晶圓接合為一體，最后執行退火步驟。
[0006] 在3D IC封裝技術，晶片面對面堆疊（F2F Stacking)、2. 硅中介層 (Interpose!·)等，都會涉及到硅片與硅片的鍵合技術，而目前常用的是銅-銅的低溫熱壓 鍵合方式。在這個技術發展過程中，由于Cu焊盤（pad)的密度越來越高，所以設計規則越來 越小，Cu焊盤（pad)與Cu焊盤（pad)之間的距離也越來越小。在接合的過程中，由于Cu在 熱壓過程中，Cu具有一定的延展性，當鍵合時鍵合力控制不是很均勻，容易看到相鄰的接合 焊盤（Bonding pad)由于Cu在熱壓時的延展造成連接，造成短路（short)的情況，如圖Ib, 而接合質量較好的情況如圖Ia所示。同時，接合質量很好時，由于接合之后細縫的存在，會 導致穩定性（reliability)問題，接合界面（bonding interface)的接合力也不太夠。
[0007] 因此需要對現有技術中的晶圓之間接合方法做進一步的改進，以消除現有技術中 存在的各種問題。
【發明內容】
[0008] 在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進 一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的 關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0009] 本發明為了克服目前存在問題，提供了一種半導體器件的制備方法，包括：
[0010] 提供基底，所述基底上形成有層間介電層；
[0011] 在所述層間介電層中形成接合焊盤；
[0012] 在所述層間介電層和所述接合焊盤上形成苯并環丁烯材料層，以覆蓋所述層間介 電層和所述接合焊盤；
[0013] 圖案化所述苯并環丁烯材料層，以在所述苯并環丁烯材料層中形成開口，露出所 述接合焊盤。
[0014] 作為優選，在形成所述苯并環丁烯材料層之前，所述方法還包括：
[0015] 回蝕刻所述層間介電層，以去除部分所述層間介電層，降低所述層間介電層的厚 度。
[0016] 作為優選，形成所述接合焊盤的方法為：
[0017] 在所述層間介電層上形成圖案化的掩膜層；
[0018] 以所述掩膜層為掩膜蝕刻所述層間介電層，以在所述層間介電層中形成接合焊盤 凹槽；
[0019] 在所述接合焊盤凹槽中形成銅擴散阻擋層；
[0020] 沉積金屬Cu的種子層，并通過電化學鍍銅的方法形成金屬Cu,以填充所述接合焊 盤凹槽；
[0021] 執行平坦化步驟，以獲得高度均一的接合焊盤。
[0022] 作為優選，所述苯并環丁烯材料層通過旋涂的方法形成。
[0023] 作為優選，所述開口的關鍵尺寸大于所述接合焊盤的關鍵尺寸，以在所述苯并環 丁烯材料層和所述接合焊盤之間形成間隙。
[0024] 作為優選，圖案化所述苯并環丁烯材料層的方法為：
[0025] 在所述苯并環丁烯材料層上形成圖案化的光刻膠層，所述光刻膠層中形成所述開 口的圖案；
[0026] 以所述光刻膠層為掩膜，蝕刻所述苯并環丁烯材料層，以將圖案轉移至所述苯并 環丁烯材料層中；
[0027] 去除所述光刻膠層。
[0028] 本發明還提供了一種半導體器件的封裝方法，包括：提供第一晶圓和第二晶圓，其 中所述第一晶圓和/或所述第二晶圓通過權利要求1至6之一所述的方法制備得到；
[0029] 將所述第一晶圓和所述第二晶圓中的苯并環丁烯材料層相互接合，或者將所述第 一晶圓和所述第二晶圓中的所述苯并環丁烯材料層和所述層間介電層相互接合；
[0030] 將所述第一晶圓和所述第二晶圓中接合焊盤相互接合。
[0031] 作為優選，所述苯并環丁烯材料層之間接合的壓力為30kN~60kN，溫度為100~ 150度，時間為10~30分鐘；
[0032] 所述苯并環丁烯材料層和所述層間介電層之間接合的壓力為30kN~60kN，溫度 為100~150度，時間為10~30分鐘。
[0033] 作為優選，所述接合焊盤相互接合的壓力為30kN~40kN，溫度為300~400度，時 間為20~60分鐘。
[0034] 作為優選，在所述第一晶圓和所述第二晶圓接合步驟之前，所述方法還包括對所 述第一晶圓和所述第二晶圓進行清洗的步驟，以去除所述晶圓表面形成的氧化物。
[0035] 作為優選，在所述接合焊盤相互接合之后還進一步包括退火的步驟。
[0036] 本發明還提供了一種半導體器件，包括：
[0037] 基底；
[0038] 層間介電層，位于所述基底上；
[0039] 接合焊盤，嵌于所述層間介電層中，其高度高于所述層間介電層的高度；
[0040] 苯并環丁烯材料層，位于所述層間介電層的上方并環繞所述接合焊盤，并且露出 所述接合焊盤的上表面。
[0041] 作為優選，所述苯并環丁烯材料層和所述接合焊盤之間具有間隙。
[0042] 作為優選，所述BCB材料層的高度大于所述接合焊盤的高度。
[0043] 本發明為了解決現有技術中存在的問題，在目前的工藝流程中，在圖案化密度 (pattern density)的影響下,增加上下兩片娃片界面之間的接合力。具體地,本發明通 過增加苯并環丁烯BCB材料層，在接合工藝中，不僅是Cu-C