鰭式場效應晶體管及其形成方法
【技術領域】
[0001]本發明涉及半導體制作領域，特別涉及一種鰭式場效應晶體管及其形成方法。
【背景技術】
[0002]隨著半導體工藝技術的不斷發展，工藝節點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，CriticalDimens1n)進一步下降時，即使采用后柵工藝，常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，鰭式場效應晶體管(Fin FET)作為常規器件的替代得到了廣泛的關注。
[0003]圖1示出了現有技術的一種鰭式場效應晶體管的結構示意圖。如圖1所示，包括:半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導體襯底10刻蝕后得到的；隔離層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂端和側壁，柵極結構12包括柵介質層和位于柵介質層上的柵電極。
[0004]現有技術的鰭式場效應晶體管的形成過程，請結合參考圖1和圖2，圖2為圖1沿切割線AB方向的剖面結構示意圖，首先，刻蝕半導體襯底10，形成凸起的鰭部14;然后，在相鄰鰭部14之間的半導體襯底上形成隔離層11，隔離層11的表面低于鰭部14的表面；接著，形成橫跨所述鰭部14的側壁和頂部表面的柵極結構12，所述柵極結構12包括柵介質層15和位于柵介質層15上的柵電極；接著，在柵極結構12的側壁表面形成側墻13 ;最后，以所述柵極結構12和側墻13為掩膜，對柵極結構12兩側的鰭部14進行離子注入，在柵極結構12兩側的鰭部14內形成源/漏區17。
[0005]現有技術在柵極結構12兩側的鰭部14內形成的源/漏區17中容易產生雜質離子分布不均的缺陷，影響了鰭式場效應晶體管的性能。
【發明內容】
[0006]本發明解決的問題是怎樣提高現有的鰭式場效應晶體管的性能。
[0007]為解決上述問題，本發明提供了一種鰭式場效應晶體管的形成方法，包括:提供半導體襯底，所述半導體襯底上形成有鰭部，所述鰭部的頂部和側壁表面形成有柵極結構，所述柵極結構的兩側側壁形成有側墻；刻蝕柵極結構兩側的鰭部，在柵極結構兩側的鰭部內形成凹槽；在凹槽的側壁和底部形成第一半導體層，所述第一半導體層中摻雜有雜質離子；在第一半導體層上形成第二半導體層，所述第二半導體層填充凹槽，所述第二半導體層中摻雜有雜質離子，第二半導體層中摻雜的雜質離子的濃度大于第一半導體層中摻雜的雜質尚子濃度。
[0008]可選的，所述鰭式場效應晶體管為N型鰭式場效應晶體管，第一半導體層和第二半導體層中摻雜的雜質離子為N型雜質離子。
[0009]可選的，所述N型雜質離子為磷離子、砷離子、銻離子中的一種或幾種。
[0010]可選的，所述第一半導體層或第二半導體層的材料為硅或碳化硅。
[0011]可選的，所述第一半導體層的厚度為4?8納米，第一半導體層中N型雜質離子的濃度1E18?5E19atoms/cm3,所述第二半導體層中的N型雜質離子的濃度為1E20?3E20atoms/cm3。
[0012]可選的，所述鰭式場效應晶體管為P型鰭式場效應晶體管，第一半導體層和第二半導體層中摻雜的雜質離子為P型雜質離子。
[0013]可選的，所述P型雜質離子為硼離子、鎵離子、銦離子中的一種或幾種。
[0014]可選的，所述第一半導體層或第二半導體層的材料為硅或硅化鍺。
[0015]可選的，所述第一半導體層的厚度為4?8納米，第一半導體層中P型雜質離子的濃度1E18?5E19atoms/cm3,所述第二半導體層中的P型雜質離子的濃度為1E20?3E20atoms/cm3。
[0016]可選的，所述第一半導體層和第二半導體層的形成工藝為原位摻雜選擇性外延工藝。
[0017]可選的，所述凹槽部分位于側墻的底部，所述凹槽的寬度等于或大于鰭部的寬度。
[0018]可選的，所述側墻的寬度為8?20納米，所述側墻底部的凹槽的邊緣與柵極結構的邊緣的距離小于等于4納米。
[0019]本發明還提供了一種鰭式場效應晶體管，包括:半導體襯底，所述半導體襯底上形成有鰭部，所述鰭部的頂部和側壁表面形成有柵極結構，所述柵極結構的兩側側壁形成有側墻；位于柵極結構兩側的鰭部內的凹槽；位于凹槽的側壁和底部的第一半導體層，所述第一半導體層中摻雜有雜質離子；位于第一半導體層上的第二半導體層，所述第二半導體層填充凹槽，所述第二半導體層中摻雜有雜質離子，第二半導體層中摻雜的雜質離子的濃度大于第一半導體層中摻雜的雜質離子濃度。
[0020]可選的，所述鰭式場效應晶體管為N型鰭式場效應晶體管，第一半導體層和第二半導體層中摻雜的雜質離子為N型雜質離子。
[0021]可選的，所述第一半導體層或第二半導體層的材料為硅或碳化硅。
[0022]可選的，所述第一半導體層的厚度為4?8納米，第一半導體層中N型雜質離子的濃度1E18?5E19atoms/cm3,所述第二半導體層中的N型雜質離子的濃度為1E20?3E20atoms/cm3。
[0023]可選的，所述鰭式場效應晶體管為P型鰭式場效應晶體管，第一半導體層和第二半導體層中摻雜的雜質離子為P型雜質離子。
[0024]可選的，所述第一半導體層的厚度為4?8納米，第一半導體層中P型雜質離子的濃度1E18?5E19atoms/cm3,所述第二半導體層中的P型雜質離子的濃度為1E20?3E20atoms/cm3。
[0025]可選的，所述凹槽部分位于側墻的底部，所述凹槽的寬度等于或大于鰭部的寬度。
[0026]可選的，所述側墻的寬度為8?20納米，所述側墻底部的凹槽的邊緣與柵極結構的邊緣的距離小于等于4納米。
[0027]與現有技術相比，本發明的技術方案具有以下優點:
[0028]在鰭部上形成柵極結構后，刻蝕柵極結構兩側的鰭部，形成凹槽，在凹槽的側壁和底部形成第一半導體層，在第一半導體層上形成第二半導體層，所述第一半導體和第二半導體層可以采用自摻雜外延工藝形成，使得第一半導體層和第二半導體層中的雜質離子的濃度分布均勻，柵極結構底部的頂部表面溝道和兩側側壁表面溝道與雜質離子濃度分布均勻的第一半導體層接觸，鰭式場效應晶體管工作時，使得從第一半導體層中進入柵極結構底部的頂部表面溝道和兩側側壁表面溝道的載流子較為均勻，提高了鰭式場效應晶體管的性能。
[0029]進一步，在凹槽中形成第一半導體層和第二半導體層的工藝為原位摻雜選擇性外延工藝(in-situ doping selective epitaxy),采用原位摻雜選擇性外延工藝可以使得形成的第一半導體層和第二半導體層中的雜質離子均勻分布，并能很好的控制形成的第一半導體層距離柵極結構底部的溝道區的距離。
[0030]進一步，所述形成的第一半導體層的厚度為4?8納米，使得形成的第二半導體層與鰭式場效應晶體管的溝道區保持合適的距離，第一半導體層中N型雜質離子的濃度1E18?5E19atoms/cm3，且第一半導體層中的N型雜質離子的濃度小于后續形成的第二半導體層中的N型雜質離子的濃度，使得柵極結構與柵極結構底部靠近溝道區的電勢差減小，防止了熱載流子向柵極結構的注入效應。
[0031]進一步，所述凹槽部分位于側墻的底部，后續在凹槽中形成第一半導體層時，第一半導體層距離柵極結構較近，第一半導體層能調節柵極結構底部靠近溝道區域的電勢防止熱載流子向柵極結構中的注入效應。所述凹槽的寬度等于或大于鰭部的寬度，使得凹槽中形成的第一半導體層能夠覆蓋柵極結構下方的鰭部的整個截面，第一半導體層中摻雜有均勻的雜質離子，第一半導體層與柵極結構底部形成的溝道區接觸，鰭式場效應晶體管工作時，使得從第一半導體層中進入柵極結構底部的頂部表面溝道和兩側側壁表面溝道的載流子較為均勻，提高了鰭式場效應晶體管的性能。
【附圖說明】
[0032]圖1?圖2為現有技術轄式場效應晶體管的結構不意圖；
[0033]圖3?圖7為本發明實施例鰭式場效應晶體管的形成過程的結構示意圖。
【具體實施方式】
[0034]經研究，由于鰭部為立體的結構，包括一個頂面和兩側側面，在采用離子注入工藝在柵極結構兩側的鰭部內形成源/漏區時，極易使得形成源/漏區中的雜質離子分布不均，t匕如，鰭部底部(源/漏區底部)的雜質離子濃度小，靠近柵極結構的鰭部的頂部表面和兩側側壁表面(源/漏區頂部和兩側側壁)的雜質離子分布濃度存在較大差異。由于鰭式場效應晶體管工作時，溝道是形成在柵極結構底部的鰭部的頂部表面和兩側側壁表面，如果與溝道接觸的源/漏區中的頂部和兩側側壁中的雜質離子分布不均的話，使得通過鰭部的頂部表面溝道中和通過鰭部的兩側側壁表面的溝道中的電流數量是不均勻的，不利于鰭式場效應晶體管性能的提