集成電路的制作方法
【專利說明】集成電路
[0001]本申請是申請號為201210134846.5，申請日為2012年4月28日，發明名稱為“多層互連結構及用于集成電路的方法”的中國專利申請的分案申請。
技術領域
[0002]本發明大致上是關于用以形成多層互連結構及包含它們的集成電路的結構及方法。
【背景技術】
[0003]通常采用多層互連作為復雜集成電路(IC)的一部分。如此處所使用的，“集成電路”這個術語及“1C”這個縮寫字，是打算包含采用單石(monolithic)多層互連的任何電子系統，不論是否是形成在半導體襯底上。一般說來，該多層互連的各個階層是由電性導電件的第一階層(例如，識別為導電件仏)及各種導電件填充的通孔(例如，識別為VN+1/N)所組成，該電性導電件的該第一階層被電介質中介層覆蓋，在該電介質中介層上方為導電件的第二階層(例如，識別為導電件Mn+1)，該通孔在該兩個導電件階層Mnh及M ,之間延伸，從而將一些該導電件Mn+1電性耦接至位于彼此上方的一些導電件M N。該自變量N識別所參考的互連階層的該堆疊的該特別互連階層。當該IC內的各種器具及其它組件的關鍵尺寸縮減以達成每一個更復雜的IC功能時，可能由該多層互連所賦予的包裝密度限制及可能從其所引起的故障機制是重要的考慮。
【發明內容】
[0004]揭露一種形成含有多層互連結構的集成電路(IC)的方法。設置其上具有第N個電介質的襯底，希望在該第N個電介質中或上形成具有下導電件Mn、上導電件MN+1及互連通孔VN+1/N的多層互連。下導電件Mn是形成在該襯底上，該下導電件Mn的上表面是凹陷低于該第N個電介質的上表面。第(N+1)個電介質是設置在該第N個電介質及該下導電件仏的該上表面上方。第(N+1)個孔洞是從該上導電件MN+1的希望位置形成穿過該第(N+1)個電介質，并且暴露該下導電件Mn的該上表面。該第(N+1)個孔洞是以電性導電件填充，該電性導電件是配適以形成該上導電件MN+1及該連接通孔V N+1/N，并且與該下導電件1,的該上表面作出電性接觸。
[0005]在較佳實施例中，形成該下導電件Mn包含在該襯底上形成至少一個第N個電介質、蝕刻至少穿過該第N個電介質的第N個孔洞(對應于該下導電件Mn的該希望位置)、以電性導電材料(其是配適以作為該下導電件Mn)填充該第N個孔洞、以及將該第N個孔洞中的導電材料移除至低于該第N個電介質圍繞該第N個孔洞的凹陷部分內的該第N個電介質的上表面下方的該下導電件Mn的上表面。
[0006]在多層互連的堆疊正形成在該IC中時，也希望移除該第(N+1)個孔洞中的導電件材料至低于該第(N+1)個電介質的上表面下方的該上導電件MN+1的上表面，以及接著將N遞增1，并且重復設置、蝕刻、填充、詢問、及移除任何或所有希望連續互連階層N，直到N =Q-1為止。
[0007]設置一種集成電路(1C)，具有一個或多個第一階層導電件Mn、一個或多個第二階層導電件Mn+1以及至少一個將至少一個第二階層導電件M N+1耦接至至少一個第一階層導電件皿,的通孔導電件V N+1/N，并且其中，該至少一個通孔導電件VN+1/N的上部分與該至少一個第二階層導電件MN+1是自我對準的，而該至少一個通孔導電件V N+1/N的下部分與該至少一個第一階層導電件1,是自我對準的。在較佳實施例中，該至少一個通孔導電件VN+1/N中有側向階梯，在該側向階梯中，該上部分與下部分相會。在另外實施例中，該第一階層導電件Mn包含分離第一側向距離的至少第一及第二導電件Mn，并且其中，該至少兩個導電件仏的該第一個連接至該至少一個通孔導電件VN+1/N，而該至少一個通孔導電件VN+1/N中的該側向階梯與該至少兩個導電件Mn的該第二個分離的距離大于如果該至少兩個導電件Mn的該第二個是延伸至與該該側向階梯相同的階層。
[0008]提供一種用以形成多層互連的方法，包含設置其上具有第一電介質的襯底，用以支持該多層互連，其中，該多層互連具有下導電件Mn、上導電件MN+1、層間電介質及互連通孔導電件VN+1/N，其中，該下導電件Mn具有第一上表面，該第一上表面位于該第一電介質的第二上表面下方的凹部中；在該第一和第二表面上方形成該層間電介質；從該上導電件MN+1的希望位置蝕刻孔洞穿過該層間電介質，并且暴露該凹部中的該第一表面；以及以電性導電件填充該孔洞，以形成在上導電件MN+1的第一個與該凹部中的該第一上表面之間作出電性接觸的該上導電件MN+1及該連接通孔導電件V N+1/No
【附圖說明】
[0009]從閱讀接下來的詳細描述、并連同附圖中伴隨的圖形，可更佳了解本發明，在該附圖中，相同的編號代表相同或類似的組件，并且其中，
[0010]圖1顯示集成電路的二階層互連的簡化平面視圖，其中，ΜΝ+^δΜΝ大約是垂直的；
[0011]圖2顯示依據【背景技術】的圖1的該二階層互連的簡化剖面視圖，以例示通孔對準變異的不利效應；
[0012]圖3顯示依據本發明的實施例的圖1的該二階層互連的簡化剖面視圖，其中，圖2中所例示的該通孔對準變異的不利效應是實質地減少或避免；
[0013]圖4-圖17例示依據本發明的另外實施例用以制造不同制造階段的IC的方法的剖面視圖，其中，依據圖3的該配置，僅例示該互連部分，并且針對ΜΝ+1及^是實質地平行的情況；以及
[0014]圖18-圖19顯示依據本發明的另外其它實施例用以制作包含例示于圖3和圖4-圖17中的該二階層互連的IC的方法的簡化方塊圖，并且，如果希望的話，將它們予以堆疊，以形成多個互連階層。
【具體實施方式】
[0015]該等附圖及相關討論例示集成電路(IC)的二階層導電件-絕緣件-導電件三明治(例如，上導電件ΜΝ+1 -(第N個電介質中介層)-下導電件仏)，其中，一些導電件ΜΝ+1是通過穿透該第N個電介質中介層的一個或多個電性導電通孔VN+1/N耦接至一些導電件Mn。該字母N是使用作為識別該IC中的這種互連階層的堆疊中的特別互連階層的自變量。這種二階層導電件-絕緣件-導電件三明治可堆疊數次(例如，對于N= 1、2、3、…)，以提供多層互連系統(不論需要多少互連階層)，以達成該IC所希望的互連復雜性。為了方便描述起見，該導電件MN+1及M1^T稱為“金屬”，但是應了解到，“金屬”及“導電件”這些字在此處是交換地使用，以包含任何類型的電性導電件，不論是否為金屬。半導體、摻雜的半導體、金屬、半金屬、金屬合金、半導體-金屬合金以及其組合，為這種電性導電件的非限制范例。“電介質”、“絕緣件”及“絕緣的”這些術語在此處是交換地使用，以描述某種材料，該種材料的電性導電性是足夠低，以在此處所描述的該結構、裝置及電路的操作上沒有不利的影響。
[0016]圖1顯示二階層互連19、39的簡化平面視圖，其中，MN+1及1^是大約垂直的。二階層互連19包含Mn導電件22、23及MN+1導電件24，由層間電介質33朝與圖1的平面垂直的方向予以分離，并且，Mn導電件22是通過通孔導電件VN+1/N26(或顯示于圖2的剖面中的26’)而電性耦接至MN+1導電件24。二階層互連39包含Mn導電件22、23及MN+1導電件34，由層間電介質38朝與圖1的平面垂直的方向予以分離，并且，Mn導電件22是通過通孔導電件VN+1/N36(或顯示于圖3的剖面中的36’ )而電性耦接至MN+1導電件34。為了方便例示起見，圖1中的通孔導電件VN+1/N26、36是例示為實線，即使它在MN+1導電件24、34下。圖1中(及圖2-圖3中)的通孔導電件Vn+1/n26、36的該實線例示當Vn+^是側向地(例如，左-右)稍微失準(misaligned)于Mn導電件22的情況，而通孔導電件V N+1/N26’、36’的該虛線是例示當\+1/^是表面上(nominally)側向地(例如，左-右)對準于Mn導電件22的情況。
[0017]圖2顯示依據【背景技術】的圖1的二階層互連19的簡化剖面視圖，例示Mn導電件22對VN+1/N導電件26 (或V軸導電件26對M ,導電件22)的側向(例如，左-右)對準間隔變異的不利效應。二階層互連19包含置于下方結構28上的復合層21。由層29、30、25所做成的層間電介質33分離導電件仏及M N+1。復合層21包含Mn導電件22、23、第一(例如，電性絕緣)覆蓋層29、第二(例如，電性絕緣)覆蓋層30、絕緣件25、通孔VN+1/N導電件26、MN+1導電件24以及實質地側向地圍繞^導電件22、23的電介質區域27，均置于下方結構28上。下方結構28可為半導體晶粒或晶圓、或絕緣件、或絕緣件上半導體(SOI)襯底、或另一個置下的二階層互連結構。該自變量N = 1、2、3、…是使用在圖1-圖3中及其它地方，以指示可堆疊圖2的任何數目的二階層互連復合層21及圖3的任何數目的復合層41，以致于可達成該希望的互連復雜度。
[0018]仍然參考圖2，M#電件22及V N+1/1^電件26當耦接時，是處在一個電位、但M #電件23可處在另一個顯著不同的電位。將注意到，VN+1/N導電件26的左下角落261與M#電件23的右上角落231是分離關鍵尺寸(CDN) 31，該關鍵尺寸(CDN) 31是沿著電介質區域27與覆蓋層29之間的接口 271。⑶N 31的真正尺寸視VN+1/N導電件26失準于Mn導電件22,23的分量而定。本領域中的技術人員將了解到，一些失準是不可避免的，這是由于下階層Mn導電件22、23通常是在一個掩膜操作中形成，而通孔V N+1/N導電件26則是在不同的掩膜操作中形成。當該電路及互連包裝密度增加時，Mn導電件22及Mn導電件23之間的分離距離32通常變得較小