化學機械拋光的方法
【技術領域】
[0001] 本發明涉及半導體技術領域，具體地，涉及一種化學機械拋光的方法。
【背景技術】
[0002] 半導體器件在其尺寸進一步減小，例如小于32nm技術節點時，可以使用金屬柵極 代替多晶硅柵極。然而，金屬柵極在制備過程中面臨層間介電層平坦化的考驗。例如，在采 用化學機械拋光工藝對層間介電層進行平坦化時，拋光后的層間介電層上有可能形成有較 深的劃痕和凹坑。在后續形成金屬柵極的過程中，金屬會填滿層間介電層上的劃痕和凹坑， 由此會導致橋接問題（bridgeissue)而使半導體器件報廢，產品的良率大大降低。
[0003] 因此，需要提出一種化學機械拋光的方法，以解決現有技術中存在的問題。
【發明內容】
[0004] 在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進 一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的 關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0005] 本發明提供一種化學機械拋光的方法。所述方法包括：提供半導體襯底，所述半導 體襯底上形成有偽柵極；形成覆蓋所述偽柵極和所述半導體襯底的刻蝕停止層以及覆蓋所 述刻蝕停止層的層間介電層；進行第一化學機械拋光，至露出所述偽柵極頂部的刻蝕停止 層；在拋光后的層間介電層上和拋光后的刻蝕停止層上形成犧牲層；以及進行第二化學機 械拋光，至露出所述偽柵極。
[0006] 優選地，所述第一化學機械拋光為采用固結研磨料拋光墊的拋光工藝。
[0007] 優選地，所述固結研磨料拋光墊上的研磨顆粒具有高的研磨選擇比。
[0008] 優選地，所述研磨顆粒為CeO2和/或SiO2。
[0009]優選地，所述第二化學機械拋光為采用無選擇性研磨漿料的拋光工藝。
[0010] 優選地，所述犧牲層的厚度為300A-800A。
[0011] 優選地，所述方法還包括：去除所述偽柵極，以形成開口；在所述開口內形成金屬 柵極結構。
[0012] 優選地，所述刻蝕停止層的材料為SiN層。
[0013] 優選地，所述層間介電層的材料為氧化硅。
[0014] 優選地，所述方法在形成所述偽柵極之后且形成所述刻蝕停止層之前還包括在所 述偽柵極兩側形成側墻，其中所述刻蝕停止層覆蓋所述偽柵極、所述側墻以及所述半導體 襯底。
[0015] 根據本發明的化學機械拋光方法，通過在第一化學機械拋光之后的層間介電層和 刻蝕停止層上重新沉積一層犧牲層，以填滿在第一化學機械拋光過程中在層間介電層以及 刻蝕停止層上產生的劃痕和凹坑，并進行第二次化學機械拋光，進而避免橋接問題。因此， 本發明的提供的方法還具有拋光效率高、拋光表面平坦度好等優點。
[0016] 以下結合附圖，詳細說明本發明的優點和特征。
【附圖說明】
[0017] 本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發 明的實施例及其描述，用來解釋本發明的原理。在附圖中，
[0018] 圖1是根據本發明一個實施例的化學機械拋光的方法的流程圖；以及
[0019] 圖2A-2H是采用圖1中示出的方法來進行化學機械拋光過程中各步驟獲得的器件 的剖視圖。
【具體實施方式】
[0020] 接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但 是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供 這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在 附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相 同的元件。
[0021] 應當明白，當元件或層被稱為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其他元件或層， 或者可以存在居間的元件或層。相反，當元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其它元件或層時，則不存在居間的元件或層。
[0022] 根據本發明的一個方面，提供一種化學機械拋光的方法。下面將結合圖1所示的 根據本發明一個實施例的化學機械拋光的方法的流程圖以及圖2A-圖2H所示的半導體器 件結構示意圖詳細描述本發明。
[0023] 執行步驟SllO:提供半導體襯底，該半導體襯底上形成有偽柵極。
[0024] 如圖2A所示，提供半導體襯底210,該半導體襯底210可以是硅、絕緣體上 硅（SOI)、絕緣體上層疊硅（SS0I)、絕緣體上層疊鍺化硅（S-SiGeOI)、絕緣體上鍺化硅 (SiGeOI)以及絕緣體上鍺（GeOI)中的至少一種。半導體襯底210中可以形成有用于隔離 有源區的淺溝槽隔離（STI)等，淺溝槽隔離可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和 /或其他現有的低介電材料形成。當然，半導體襯底210中還可以形成有摻雜阱(未示出） 等等。為了圖示簡潔，在這里僅用方框來表示。
[0025] 半導體襯底210上形成有柵極介電材料層220'。柵極介電材料層220'可以包 括傳統的介電材料諸如具有介電常數從大約4到大約20 (真空中測量）的硅的氧化物(例 如Si02)、氮化物(例如Si3N4)和氮氧化物(例如SiON、SiON2X其中氧化硅材質的柵極介電 材料層220'可以采用本領域技術人員所習知的氧化工藝例如爐管氧化、快速熱退火氧化 (RTO)、原位水蒸氣氧化（ISSG)等形成。氮化硅材質的柵極介電材料層220'則可以通過氮 化工藝例如高溫爐管氮化、快速熱退火氮化或等離子體氮化等形成。而對氧化硅進一步執 行氮化工藝則可形成氮氧化硅材質的柵極介電材料層220'。
[0026] 或者，柵極介電材料層220'也可以包括具有K從大約20到至少大約100的通常 較高K材料。這種較高K材料可以包括但不限于：氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、 氧化锫、氧化锫娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦等。其可以采用任何適 合的形成工藝形成。例如化學氣相沉積、物理氣相沉積等。
[0027] 柵極介電材料層220'上形成有偽柵極材料層230'。偽柵極材料層230'可以是例 如多晶娃。多晶娃的形成方法可以選用低壓化學氣相沉積（LPCVD)工藝。
[0028] 如圖2B所示，對偽柵極材料層230'以及柵極介電材料層220'進行刻蝕，以形成 偽柵極230和柵極介電層220。作為示例，可以通過光刻的方法對偽柵極材料層230'以及 柵極介電材料層220'進行刻蝕。首先，在偽柵極材料層230'上形成光刻膠，并套準掩模板 對其曝光、顯影，形成具有偽柵極圖案的光刻膠層。其中，為了減小曝光過程中光在光刻膠 層的下表面的反射，使曝光的大部分能量都被光刻膠吸收，可以在光刻膠層與偽柵極材料 層230'之間設置抗反射涂層。另外，為了保證光刻膠層中的圖案能夠準確地轉移至偽柵極 材料層230'上，還可以在偽柵極材料層230'與抗反射涂層之間設置硬掩膜層。該硬掩膜 層可以為SiN、SiON、SiC以及氧化物中的一種或多種。硬掩膜層可以在刻蝕的過程中使得 形成的圖形更準確。
[0029] 其次，以圖案化的光刻膠層為掩膜，對偽柵極材料層230'和柵極介電材料層220' 進行刻蝕，以形成偽柵極230和柵極介電層220。刻蝕可以采用等離子體刻蝕等刻蝕工藝進 行。其中，在設置了抗反射涂層和/或硬掩膜層的情況下，可以先將光刻膠層中的圖案轉移 至抗反射涂層和/或硬掩膜層中，并以抗反射涂層和/或硬掩膜層為掩膜對偽柵極材料層 230'以及柵極介電材料層220'進行刻蝕，以形成偽柵極230和柵極介電層220。
[0030] 此外，在根據本發明的一個實施例中，還可以如圖2B所示地在偽柵極230的兩側 形成側墻240。側墻240的材料例如可以為氧化物、氮化物或氮氧化物中的至少一種。其可 以通過已知的沉積和刻蝕形成。側墻240可以在后續進行蝕刻或離子注入時保護柵極結構 的側壁不受損傷。其也可以使源漏極內形成摻雜濃度不同的區域。
[0031] 執行步驟S120 :形成覆蓋偽柵極和半導體襯底的刻蝕停止層以及覆蓋刻蝕停止 層的層間介電層。
[0032] 如圖2C所示，形成覆蓋偽柵極230和半導體襯底210的刻蝕停止層250。這里優 選為接觸孔刻蝕停止層，材料為氮化硅。在形成有側墻240的半導體器件結構中，刻蝕停止 層250還應當覆蓋側墻240。刻蝕停止層250可以通過物理氣相沉積、化學氣相沉積等合適 的沉積