半導體器件及其制作方法
【技術領域】
[0001] 本發明涉及半導體技術領域，具體地，涉及一種半導體器件及其制作方法。
【背景技術】
[0002] 隨著半導體器件尺寸變得越來越小，柵極結構的尺寸也相應地減小。當半導體器 件尺寸小于〇.Iym時，通常需要采用金屬柵(例如鋁柵極)代替多晶硅柵。當半導體器件尺 寸進一步減小時，例如小于20nm技術節點，通常采用鎢柵極代替鋁柵極。
[0003] 在鎢柵極的制作過程中，通常需要使用化學機械拋光使表面平坦化。然而，鎢是一 種具有高硬度、高熔點的金屬，并且在化學機械拋光器件很容易發生低溫脆性斷裂。低溫脆 性斷裂包括穿晶脆斷和沿晶界的晶間脆斷兩種斷裂方式。穿晶脆斷主要是解理斷裂。常見 的低溫脆性斷裂大多數是沿解理面的穿晶斷裂；而晶間脆斷通常在應力腐蝕或發生回火脆 性的情況下出現。
[0004] 化學機械拋光過程中產生的鎢的低溫脆性斷裂會導致在最終形成的鎢柵極表面 留下缺陷。這種缺陷將給半導體器件的性能帶來不利影響。
[0005] 因此，需要提出一種半導體器件及其制作方法，以解決現有技術中存在的問題。
【發明內容】
[0006] 在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進 一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的 關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0007] 為了解決現有技術中存在的問題，根據本發明的一個方面，提出了一種半導體器 件的制作方法。該方法包括：提供半導體襯底；在所述半導體襯底上形成層間介電層，在所 述層間介電層中形成有暴露所述半導體襯底的凹槽；在所述凹槽的底部形成柵極介電層； 在所述柵極介電層和所述層間介電層上形成鎢層，所述鎢層填滿所述凹槽；在所述鎢層上 形成保護層；以及進行化學機械拋光去除所述保護層和所述凹槽以外的鎢層，以形成柵極 金屬層。
[0008] 優選地，所述保護層的拋光速率小于所述鎢層的拋光速率。
[0009] 優選地，所述保護層的結合力大于所述鎢層的結合力。
[0010] 優選地，所述保護層包括TiN、TaN、Ti、Ta中的一種或多種。
[0011] 優選地，所述保護層的厚度為50A-200A。
[0012] 優選地，所述方法還包括在形成所述鎢層之前，在所述凹槽內和所述層間介電層 上形成功函數層。
[0013]優選地，所述功函數層包括Ti、TaN、TiN、AlCo、TiAlN中的一種或多種。
[0014] 優選地，所述方法還包括在形成所述鎢層之前，在所述凹槽內和所述層間介電層 上形成阻擋層。
[0015] 優選地，所述鎢層的形成方法包括：采用低壓化學氣相沉積法在所述柵極介電層 和所述層間介電層上沉積鎢；以及執行熱處理工藝。
[0016] 根據本發明的另一個方面，還提供一種半導體器件。該半導體器件是采用上述任 一種方法形成的。
[0017] 根據本發明的半導體器件的制作方法，在鎢層的上面形成一層保護層。該保護層 在化學機械拋光過程中覆蓋鎢層，可以保護鎢層，使其不容易發生脆斷，從而避免了最終形 成的柵極金屬層中出現斷裂等缺陷，得到平整的表面。
[0018] 以下結合附圖，詳細說明本發明的優點和特征。
【附圖說明】
[0019] 本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發 明的實施例及其描述，用來解釋本發明的原理。在附圖中，
[0020] 圖1是根據本發明一個實施例的半導體器件的制作方法的流程圖；以及
[0021] 圖2A-2F是采用圖1中示出的流程圖來制作半導體器件過程中各步驟獲得的器件 的剖視圖。
【具體實施方式】
[0022] 接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但 是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供 這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在 附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相 同的元件。
[0023] 應當明白，當元件或層被稱為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 他元件或層時，其可以直接地在其他元件或層上、與之相鄰、連接或耦合到其他元件或層， 或者可以存在居間的元件或層。相反，當元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其他元件或層時，則不存在居間的元件或層。
[0024] 根據本發明的一個方面，提供一種半導體器件的制作方法。圖1示出了根據本發 明一個實施例的半導體器件的制作方法的流程圖，圖2A-2F示出了采用圖1中示出的流程 圖來制作半導體器件過程中各步驟獲得的器件的剖視圖。根據圖1所示的流程圖可以最終 得到如圖2F所示的半導體器件。下面將結合圖1所示的流程圖以及圖2A-2F所示的半導 體器件剖視圖描述本發明的半導體器件的制作方法。
[0025] 執行步驟SllO:提供半導體襯底。
[0026] 如圖2A所示，提供半導體襯底210。該半導體襯底210可以是硅、絕緣體上 硅（SOI)、絕緣體上層疊硅（SS0I)、絕緣體上層疊鍺化硅（S-SiGeOI)、絕緣體上鍺化硅 (SiGeOI)以及絕緣體上鍺（GeOI)中的至少一種。半導體襯底210中可以形成有用于隔離 有源區的淺溝槽隔離（STI)等，淺溝槽隔離可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和 /或其他現有的低介電材料形成。當然，半導體襯底210中還可以形成有摻雜阱(未示出） 等等。為了圖示簡潔，在這里僅用方框來表示。
[0027] 執行步驟S120 :在半導體襯底上形成層間介電層，在層間介電層中形成有暴露半 導體襯底的凹槽。
[0028] 如圖2B所示，在半導體襯底210上形成層間介電層220。層間介電層220可為 氧化硅層，包括利用熱化學氣相沉積（thermalCVD)制造工藝或高密度等離子體（HDP)制 造工藝形成的有摻雜或未摻雜的氧化硅的材料層，例如未經摻雜的硅玻璃（USG)、磷硅玻璃 (PSG)或硼磷硅玻璃（BPSG)。此外，層間介電層220也可以是摻雜硼或摻雜磷的自旋涂布 式玻璃（spin-on-glass，S0G)、摻雜磷的四乙氧基硅烷（PTEOS)或摻雜硼的四乙氧基硅烷 (BTEOS)0
[0029] 此外，層間介電層220的材料還可以包括例如碳氟化合物（CF)、摻碳氧化硅 (SiOC)、或碳氮化硅（SiCN)等。或者，也可以使用在碳氟化合物（CF)上形成了SiCN薄膜的 膜等。碳氟化合物以氟（F)和碳（C)為主要成分。碳氟化合物也可以使用具有非晶體(非結 晶性）構造的物質。層間介電層220還可以使用例如摻碳氧化硅（SiOC)等多孔質構造。
[0030] 層間介電層220上形成有暴露半導體襯底的凹槽230。其中，凹槽230可以通過 例如預先形成偽柵極的方式形成。具體地，可以首先在襯底210上形成偽柵極，該偽柵極可 以包括例如多晶硅。然后在襯底210中形成源極/漏極區域，源極/漏極區域可以以本領 域公知的任何方式形成。之后，在半導體襯底210之上形成層間介電層220,并且使層間介 電層220平坦化，以露出偽柵極。最后，去除偽柵極。該偽柵極可以通過例如刻蝕的方式去 除，從而在層間介電層220中間形成凹槽230。
[0031] 執行步驟S130 :在凹槽的底部形成柵極介電層。
[0032] 如圖2C所示，在凹槽230的底部形成柵極介電層240。在實踐中，柵極介電層240 可以僅形成在凹槽的底部。在僅形成在凹槽230底部的實施例中，可以采用本領域已知的 氧化工藝來形成。柵極介電層240例如是爐管氧化、快速熱退火氧化（RTO)、原位水蒸氣氧 化（ISSG)等氧化工藝形成氧化硅材質的柵極介質層。當然，還可以如圖2C所示的，柵極介 電層240不僅形成在凹槽230的底部，還形成在凹槽230的側壁上。在圖2C所示的實施例 中，柵極介電層240可以通過原子層沉積法或其他合適的方式形成。柵極介電層240可以 為高K介電材料，例如氧化鉿（HfO2)。
[0033] 此外，在實踐中，為了防止后續要形成于其上的材料，例如柵極金屬層擴散到柵極 介電層240中，優選地，如圖2D所示，還可以在柵極絕緣層240上形成阻擋層250。阻擋層 250可以包括TiN、TaN中的一種或多種。阻擋層250可以通過物理氣相沉積或化學氣相沉 積等的方法形成在柵極介電層240上。
[0034] 另外，優選地，如圖2D所示，還可以在柵極介電層240上（當柵極介電層240上 沉積有阻擋