電熔絲結構及其形成方法
【技術領域】
[0001]本發明涉及半導體技術領域，特別涉及一種電熔絲結構及其形成方法。
【背景技術】
[0002]隨著半導體工藝的微小化及復雜化程度的提高，半導體元件很容易受各種缺陷或雜質影響，而單一或若干金屬互連、二極管或晶體管的失效往往會導致整個芯片的失效。為解決此問題，集成電路中通常設置有可熔斷的連接線(fuse links)，即熔絲(fuse)，用于修復有缺陷的電路，以提高集成電路芯片的成品率。從工作模式上熔絲可分為熱熔絲和電熔絲(electrical fuse)兩種。其中，電熔絲是利用電子遷移(electro-migrat1n)原理使電熔絲出現斷路。
[0003]參照圖1，圖1為立體結構示意圖，圖1為現有的一種典型的電熔絲，該電熔絲包括:
[0004]參照圖1，圖1為立體結構示意圖，圖1為現有的一種典型的電熔絲，該電熔絲包括:陽極1、陰極2，以及位于陽極I和陰極2之間的條狀的熔絲3，熔絲3、陽極I和陰極2為一體形成。其中，在陽極1、陰極2上形成有導電插塞(圖中未示出)，導電插塞與外部電路電連接。從電熔絲的材料看，現有的電熔絲材料為多晶硅，在導電插塞與陽極I之間、導電插塞與陰極2之間具有金屬硅化物，該金屬硅化物可降低接觸電阻。
[0005]參照圖1、2，圖2為一個典型的包括電熔絲4的集成電路，電熔絲4的陽極I被施加電壓VP，陰極2與一編程電路的晶體管5的漏極6電連接，晶體管5的源極7接地。
[0006]在正常情況下，晶體管5的柵極8被施加柵電壓Ve，使晶體管5導通。在Vp的作用下，電流依次通過陽極1、陰極2、漏極6和源極7。當陽極1、陰極2之間通過較大的瞬間電流時，瞬間電流大小在允許電熔絲熔斷的電流數值范圍內，在瞬間電流的作用下熔絲3會發熱，使熔絲3中受熱最多的位置熔斷。定義熔絲3的熔斷位置為熔絲3的熔斷區。
[0007]但是，現有電熔絲的材料為多晶硅，多晶硅中的載流子遷移率較低，需使用較大熔斷電流，才能使電熔絲熔斷。如果具有缺陷的外部電路提供的電流小于電熔絲的熔斷電流數值范圍，電熔絲不會形成斷路，這就導致電熔絲無法起作用。
【發明內容】
[0008]本發明解決的問題是，現有電熔絲的材料為多晶硅，多晶硅中的載流子遷移率較低，需使用較大熔斷電流，才能使電熔絲熔斷。
[0009]為解決上述問題，本發明提供一種電熔絲結構，該電熔絲結構包括:
[0010]基底，在所述基底中形成有淺溝槽隔離結構；
[0011]位于所述淺溝槽隔離結構上的電熔絲，所述電熔絲包括陽極、陰極、和位于所述陽極和陰極之間的條形的熔絲；
[0012]所述電熔絲的材料為鎳、鈷或鈦。
[0013]可選地，還包括:
[0014]位于所述基底上的層間介質層，所述層間介質層覆蓋電熔絲和基底；
[0015]位于所述層間介質層中的連通所述陽極的第一接觸孔，和連通所述陰極的第二接觸孔；
[0016]位于所述第一接觸孔中的第一導電層，和位于所述第二接觸孔中的第二導電層，所述第一導電層和陽極電連接，所述第二導電層和陰極電連接。
[0017]可選地，還包括:位于所述電熔絲上的刻蝕阻擋層。
[0018]可選地，所述刻蝕阻擋層的材料為氮化鈦。
[0019]本發明還提供一種電熔絲結構的形成方法，該電熔絲結構的形成方法包括:
[0020]提供基底，在所述基底中形成有淺溝槽隔離結構；
[0021]在所述淺溝槽隔離結構上形成電熔絲，所述電熔絲包括陽極、陰極、和位于所述陽極和陰極之間的條形的熔斷區；
[0022]所述電熔絲的材料為鎳、鈷或鈦。
[0023]可選地，在所述淺溝槽隔離結構上形成電熔絲的方法包括:
[0024]在所述基底上形成電熔絲材料層，所述電熔絲材料層覆蓋基底和淺溝槽隔離結構；
[0025]對所述電熔絲材料層進行圖形化，形成電熔絲。
[0026]可選地，在所述基底上形成電熔絲材料層的方法為物理氣相沉積或化學氣相沉積。
[0027]可選地，所述物理氣相沉積為濺射或電鍍。
[0028]可選地，對所述電熔絲材料層進行圖形化的方法包括:
[0029]在所述電熔絲材料層上形成硬掩膜層、位于硬掩膜層上的電介質抗反射層；
[0030]在所述電介質抗反射層上形成光刻膠層；
[0031]對所述光刻膠層進行圖形化，圖形化后的光刻膠層定義電熔絲的位置；
[0032]以圖形化后的光刻膠層為掩模，刻蝕電介質抗反射層、硬掩膜層，至露出電熔絲材料層；
[0033]去除圖形化后的光刻膠層和剩余的電介質抗反射層；
[0034]在去除圖形化后的光刻膠層和剩余的電介質抗反射層后，以剩余的硬掩膜層為掩模刻蝕電熔絲材料層形成電熔絲。
[0035]可選地，所述硬掩膜層為氧化硅層，或者所述硬掩膜層為氧化硅層、和位于氧化硅層上的氮化硅層的疊層結構。
[0036]可選地，還包括:
[0037]在所述基底上形成層間介質層，所述層間介質層覆蓋電熔絲和基底；
[0038]刻蝕所述層間介質層形成連通所述陽極的第一接觸孔，和連通所述陰極的第二接觸孔；
[0039]在所述第一接觸孔中形成第一導電層，和在所述第二接觸孔中形成第二導電層，所述第一導電層和陽極電連接，所述第二導電層和陰極電連接。
[0040]可選地，在形成所述電熔絲時，或在形成所述電熔絲后，在所述基底上形成層間介質層之前，還在所述電熔絲上形成刻蝕阻擋層，所述刻蝕阻擋層具有導電性；
[0041]刻蝕所述層間介質層形成連通所述陽極的第一接觸孔，和連通所述陰極的第二接觸孔，至露出刻蝕阻擋層。
[0042]可選地，所述刻蝕阻擋層的材料為氮化鈦。
[0043]與現有技術相比，本發明的技術方案具有以下優點:
[0044]電熔絲的材料為鎳、鈷或鈦。相比于現有技術的使用多晶硅制成電熔絲的工藝，鎳、鈷或鈦的自由電子數量較多，使得電熔絲中載流子遷移率較大，這減小了熔斷電流值。這樣，即使具有缺陷的外部電路提供的電流較小，也可使熔絲熔斷，提高了電熔絲的靈敏性。
【附圖說明】
[0045]圖1是現有技術的電熔絲的立體結構示意圖；
[0046]圖2包括電熔絲和晶體管的集成電路布圖；
[0047]圖3?圖15是本發明具體實施例的電熔絲結構在形成過程中的示意圖。
【具體實施方式】
[0048]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0049]參照圖3，提供基底100，在基底100中形成有淺溝槽隔離結構101，淺溝槽隔離結構101上表面和基底100上表面基本持平。
[0050]在具體實施例中，基底100中形成淺溝槽隔離結構101的方法包括:
[0051]在所述基底100上形成掩模層(圖中未示出)，所述掩模層覆蓋基底100 ；
[0052]對所述掩模層進行圖形化，圖形化后的掩模層定義淺溝槽隔離結構的位置；
[0053]以圖形化后的掩模層為掩模，刻蝕部分厚度的基底形成淺溝槽；
[0054]去除圖形化后的掩模層，之后，沉積介電材料層，所述介電材料層填充滿淺溝槽、覆蓋基底，在本實施例中介電材料為氧化硅；
[0055]對介電材料層進行平坦化處理，具體可使用化學機械研磨，至露出基底，淺溝槽中剩余的介電材料層作為淺溝槽隔離結構。
[0056]淺溝槽隔離結構101將基底隔開為多個有源區(圖中未示出)，后續在有源區形成晶體管等器件。
[0057]在具體實施中，基底100可以為硅基底，也可以是鍺、鍺硅、砷化鎵基底或絕緣體上硅基底。本領域的技術人員可以根據需要選擇基底，因此基底的類型不應限制本發明的保護范圍。本實施例中的基底100選擇硅基底，因為在硅基底上實施本技術方案要比在上述其他基底上實施本技術方案的成本低。
[0058]淺溝槽隔離結構101上要形成電熔絲，電熔絲在基底上表面的投影位于淺溝槽隔離結構上表面范圍內。
[0059]在淺溝槽隔離結構101上表面形成電熔絲的方法包括:
[0060]參照圖4，在基底100上形成電熔絲材料層102，在電熔絲材料層102上形成刻蝕阻擋材料層103，電熔絲材料層102覆蓋基底100和淺溝槽隔離結構101。電熔絲材料層102的材料是鎳、鈷或鈦，形成電熔絲材料層102的方法為物理氣相沉積或化學氣相沉積。其中，物理氣相沉積包括濺射或電鍍。在本實施例中，使用濺射工藝形成電熔絲材料層102。濺射工藝為本領域技術人員所熟知的技術，在此不再詳述。本實施例的刻蝕阻擋層的材料層為氮化鈦，具體可使用化學氣相沉積形成刻蝕阻擋材料層103。
[0061]之后，對電熔絲材料層進行圖形化，形成電熔絲。在對電熔絲進行圖形化時，還對刻蝕阻擋材料層進行圖形化形成刻蝕阻擋層。本實施例的刻蝕阻擋材料層103將用于形成刻蝕阻擋層，刻蝕阻擋層在后續形成第一導電層和第二導電層過程中，起到刻蝕阻擋作用，避免下面的電熔絲遭到過刻蝕。
[0062]在具體實施例中，對電熔絲進行圖形化的方法包括:
[0063]參照圖5，在刻蝕阻擋層103上形成硬掩膜層104、位于硬掩膜層104上的電介質抗反射層105,硬掩膜層104為氧化娃層,或者在其他實施例中，硬掩膜層為氧化娃層、位于氧化硅層上的氮化硅層；
[0064]參照圖6,在電介質抗