接觸孔及其形成方法
【技術領域】
[0001]本發明涉及半導體領域，具體涉及一種接觸孔及其形成方法。
【背景技術】
[0002]目前，在半導體器件的制作過程中，接觸孔作為多層金屬層間互連以及器件有源區與外界電路之間連接的通道，在器件結構組成中具有重要的作用。隨著半導體技術的不斷提高，接觸孔的尺寸不斷縮小，制程要求接觸孔的尺寸也相應變小，接觸孔的制作難度也相應地增加。
[0003]在形成接觸孔之前，需要在半導體的襯底中形成源區、漏區、表面的金屬硅化物、襯底上的柵極結構以及覆蓋在柵極結構的層間介質層(Interlayer Dielectric, ILD)。在形成所述接觸孔時，需要通過圖形化所述層間介質層來定義接觸孔的尺寸；而對于形成在源區或者漏區的接觸孔來說，尺寸不僅影響到接觸孔是否容易形成，還會對襯底中的器件造成影響。
[0004]以生成在源區或者漏區上的接觸孔為例，一般來說，對于接觸孔的制作來說，接觸孔的尺寸越大，發生接觸孔斷開問題(contact open)的幾率越小；但是,尺寸較大的接觸孔可能會對半導體器件的性能造成影響。
【發明內容】
[0005]本發明解決的問題是提供一種接觸孔及其形成方法，能夠在減少對半導體器件的性能造成影響的前提下，盡量增大所述接觸孔的尺寸。
[0006]為解決上述問題，本發明提供一種接觸孔的形成方法，包括:
[0007]提供襯底；
[0008]在所述襯底上形成柵極；
[0009]在柵極之間的襯底中形成源區以及漏區；
[0010]在所述襯底以及柵極上形成層間介質層；
[0011]在所述層間介質層中形成位于所述柵極之間的接觸孔，以暴露出所述源區或者漏區；
[0012]在所述接觸孔的內壁以及底面形成介質材料層；
[0013]在形成有所述介質材料層的接觸孔中填充掩模層；
[0014]以所述掩模層為掩模，去除位于接觸孔側壁上部的介質材料層；
[0015]去除所述掩模層；
[0016]去除位于所述接觸孔底面的介質材料層，使剩余的介質材料層均位于所述接觸孔側壁的下部，且所述剩余的介質材料層沿接觸孔側壁的方向覆蓋所述柵極；
[0017]在所述接觸孔中形成導電插塞。
[0018]可選的，如權利要求1所述的形成方法，其特征在于，在形成柵極的步驟之后，形成源區以及漏區之前，還包括:在所述柵極的側壁分別形成側墻；在形成接觸孔的步驟中，靠近所述接觸孔的側墻被去除或部分去除。
[0019]可選的，在形成層間介質層的步驟之前，還包括在柵極、源區、漏區以及襯底上覆蓋接觸孔蝕刻停止層。
[0020]可選的，形成接觸孔的步驟包括，使所述接觸孔露出所述柵極的側壁。
[0021]可選的，形成介質材料層的步驟包括，采用低K材料形成所述介質材料層。
[0022]可選的，所述介質材料層中包括硅，還包括氧或者碳元素的至少一種。
[0023]可選的，形成介質材料層的步驟包括:使所述介質材料層的厚度不大于所述接觸孔孔徑的三分之一。
[0024]可選的，在形成掩模層的步驟中，所述掩模層是底部抗反射涂層或者深紫外線吸收氧化物層。
[0025]可選的，去除位于接觸孔側壁上部的介質材料層的步驟包括:使去除后剩余的介質材料層沿接觸孔側壁方向的高度至少超過柵極50納米。。
[0026]可選的，去除位于接觸孔側壁上部的介質材料層的步驟包括:采用干法蝕刻去除所述介質材料層。
[0027]可選的，所述掩模層是底部抗反射涂層，或者深紫外線吸收氧化物層；去除掩模層的步驟包括:采用含有氮氣和氫氣的等離子氣體去除所述掩模層。
[0028]可選的，在去除掩模層的步驟中，采用濕法蝕刻去除所述掩模層，濕法蝕刻的蝕刻劑采用四甲基氫氧化銨。
[0029]可選的，在去除接觸孔底面的介質材料層的步驟中，采用干法蝕刻去除位于接觸孔底面所述介質材料層。
[0030]此外，本發明還提供一種接觸孔，包括:
[0031]襯底，所述襯底上設有不少于一個柵極，柵極露出的襯底中設有源區和漏區；
[0032]形成于所述襯底以及柵極上的層間介質層；
[0033]形成于所述層間介質層中的接觸孔，所述接觸孔位于所述柵極之間，并將所述源區或者漏區暴露出；
[0034]設于所述接觸孔側壁下部的介質材料層，所述介質材料層沿所述接觸孔側壁的方向覆蓋所述柵極；
[0035]填充于所述接觸孔中的導電插塞。
[0036]可選的，所述層間介質層與襯底之間、所述層間介質層與柵極之間還設有接觸孔蝕刻停止層。
[0037]可選的，所述介質材料層為低K材料層。
[0038]可選的，所述介質材料層中包括硅，還包括氧或者碳元素的至少一種。
[0039]與現有技術相比，本發明的技術方案具有以下優點:
[0040]所述層間介質層中形成位于所述柵極之間的接觸孔，以暴露出所述源區或者漏區，在接觸孔側壁的下部還剩余一部分介質材料層，這一部分介質材料層起到隔離了柵極與導電插塞的作用，因此在形成接觸孔時可以制作尺寸較大的接觸孔，以減小了發生接觸孔中的導電插塞斷開的幾率；同時，由于所述剩余的介質材料層還能增大柵極與導電插塞的間距，因此還可以減小了柵極與導電插塞之間的寄生電容，以優化半導體器件的性能。
[0041]進一步，由于在形成所述接觸孔時，去除了部分側墻，從而可以獲得較大尺寸的接觸孔，進而減小了接觸孔中的導電插塞斷開的幾率。
[0042]進一步，采用K值小于3的低K材料作為所述介質材料層，能夠進一步減小柵極與導電插塞之間的寄生電容。
[0043]進一步，在形成所述接觸孔時，形成的接觸孔側壁將所述柵極暴露出意味著進一步增大了所述接觸孔的孔徑。
【附圖說明】
[0044]圖1是本發明接觸孔的形成方法一實施例的流程示意圖。
[0045]圖2至圖8是圖1中接觸孔在各個步驟的結構示意圖。
【具體實施方式】
[0046]由于現有半導體器件的尺寸不斷減小，在形成接觸孔時發生接觸孔斷開問題的幾率大大增加。而如果為了防止斷開而增加接觸孔的開口尺寸。則容易導致在接觸孔中形成導電插塞后發生柵極與導電插塞短路的現象。
[0047]為此，本發明提供一種接觸孔的形成方法，在接觸孔側壁的下部形成剩余的介質材料層，所述剩余的介質材料層在沿側壁方向覆蓋所述柵極。這樣可以形成較大接觸孔，并且由于剩余的介質材料層的絕緣隔離的作用，還能避免柵極與導電插塞之間發生的短路現象。
[0048]參考圖1，為本發明接觸孔的形成方法一實施例的流程示意圖，包括以下步驟:
[0049]步驟SI，提供襯底，在所述襯底上形成柵極，并在襯底中形成源區以及漏區；
[0050]步驟S2，在所述襯底以及柵極上形成層間介質層；
[0051]步驟S3，在所述層間介質層中形成接觸孔以暴露出所述源區或者漏區；
[0052]步驟S4,在所述接觸孔的內壁以及底面形成介質材料層；
[0053]步驟S5，在形成有所述介質材料層的接觸孔中填充底部抗反射涂層(BARC)；
[0054]步驟S6，以所述底部抗反射涂層為掩模，去除位于接觸孔側壁上部的介質材料層；
[0055]步驟S7,去除所述底部抗反射涂層；
[0056]步驟S8，去除位于所述接觸孔底面的介質材料層，使剩余的介質材料層均位于所述接觸孔側壁的下部，且所述剩余的介質材料層沿接觸孔側壁的方向覆蓋所述柵極；
[0057]步驟S9,在所述接觸孔中形成導電插塞。
[0058]通過上述步驟，接觸孔的尺寸可以做得更大，降低接觸孔斷開的幾率；在所述接觸孔中形成位于接觸孔內壁下部的介質材料層可以避免后續形成的導電插塞與柵極發生短路，并且，在所述接觸孔中形成導電插塞后，導電插塞與接觸孔旁邊的柵極的距離增大，導電插塞與柵極之間的寄生電容減小；同時，采用介質材料層可以進一步減小所述寄生電容。
[0059]為使