半導體器件的接觸件結構的制作方法
【專利說明】
[0001] 相關申請的交叉引用
[0002] 本申請與2012年11月08日提交的標題為"半導體器件的接觸件結構"的共同代 決和共同受讓的專利申請第13/672, 258號（代理案號TSM12-0787)相關，其全部內容結合 于此作為參考。
技術領域
[0003] 本發明涉及集成電路器件，更具體地，涉及半導體器件的接觸件結構。
【背景技術】
[0004] 隨著半導體工業已進入到納米技術工藝節點以追求更高的器件密度、更高的性能 和更低的成本，在諸如鰭式場效應晶體管（FinFET)的半導體器件的三維設計的發展中已 經產生了來自制造和設計問題的挑戰。典型的FinFET制造為具有通過例如蝕刻掉襯底的 硅層的一部分形成的從襯底延伸的薄垂直"鰭"（或鰭結構）。在該垂直鰭中形成FinFET的 溝道。柵極提供在鰭的三側上方（例如，包裹鰭）。在溝道的兩側均具有柵極允許柵極從兩 側對溝道進行控制。FinFET的進一步優勢包括減小短溝道效應和更高的電流。
[0005] 然而，在互補金屬氧化物半導體（CMOS)制造中實現這些特征和工藝還存在挑戰。 例如，應變材料上的硅化物形成引起FinFET的源極/漏極區的高接觸電阻，從而使器件性 能退化。
【發明內容】
[0006] 為了解決現有技術中存在的問題，本發明提供了一種半導體器件結構，包括：柵極 結構，形成在半導體襯底的表面上方；凹槽，鄰近所述柵極結構，其中，所述凹槽形成在所述 半導體襯底的表面下方；應變材料堆疊件，填充所述凹槽，其中，所述應變材料堆疊件中的 材料的晶格常數與所述襯底的晶格常數不同，其中，所述應變材料堆疊件包括硼摻雜的（B 摻雜的）鍺（GeB)層、金屬-Ge層和金屬-SiGe層；以及接觸件結構，形成在層間介電（ILD) 層中，其中，所述接觸件結構的底部與所述金屬-SiGe層接觸。
[0007] 在上述半導體器件結構中，其中，所述應變材料堆疊件還包括位于所述GeB層和 所述金屬-Ge層之間的鍺（Ge)層。
[0008] 在上述半導體器件結構中，其中，所述GeB層的硼濃度在從約1E20原子/cm3至約 4E20原子/cm 3的范圍內。
[0009] 在上述半導體器件結構中，其中，所述應變材料堆疊件還包括SiGe層，其中，所述 SiGe層填充所述凹槽的主要部分，其中，所述SiGe層填充所述凹槽的底部。
[0010] 在上述半導體器件結構中，其中，所述應變材料堆疊件還包括SiGe層，其中，所述 SiGe層填充所述凹槽的主要部分，其中，所述SiGe層填充所述凹槽的底部，其中，所述應變 材料堆疊件還包括位于所述SiGe層上方的梯度SiGe層。
[0011] 在上述半導體器件結構中，其中，所述應變材料堆疊件還包括SiGe層，其中，所述 SiGe層填充所述凹槽的主要部分，其中，所述SiGe層填充所述凹槽的底部，其中，所述應變 材料堆疊件還包括位于所述SiGe層上方的梯度SiGe層，其中，所述梯度SiGe層的Ge濃度 從所述梯度SiGe層的底部至頂部在從約30%至約80%的范圍內增大。
[0012] 在上述半導體器件結構中，其中，所述金屬-Ge層和所述金屬-SiGe層中的金屬元 素相同。
[0013] 在上述半導體器件結構中，其中，所述金屬-Ge層和所述金屬-SiGe層中的金屬元 素選自由 Ti、Al、Mo、Zr、Hf、Ta、In、Ni、Be、Mg、Ca、Y、Ba、Sr、Sc 或 Ga 組成的組。
[0014] 在上述半導體器件結構中，其中，所述應變材料堆疊件向上延伸至所述半導體襯 底的表面之上。
[0015] 在上述半導體器件結構中，其中，所述凹槽的深度介于約300A和約800A的范 圍內。
[0016] 在上述半導體器件結構中，其中，所述柵極結構是替代柵極。
[0017] 在上述半導體器件結構中，其中，所述柵極結構形成在所述半導體襯底的鰭上方。
[0018] 在上述半導體器件結構中，其中，所述應變材料堆疊件的各個層外延地生長以填 充所述凹槽。
[0019] 根據本發明的另一方面，提供了一種半導體器件結構，包括：柵極結構，形成在半 導體襯底的表面上方；凹槽，鄰近所述柵極結構，其中，所述凹槽形成在所述半導體襯底的 表面下方；應變材料堆疊件，填充所述凹槽，其中，所述應變材料堆疊件包括SiGe層、梯度 SiGe層、硼摻雜的（B摻雜的）鍺（GeB)層、金屬-Ge層和金屬-SiGe層；以及接觸件結構， 形成在層間介電（ILD)層中，其中，所述接觸件結構的底部與所述金屬-SiGe層接觸。
[0020] 根據本發明的又一方面，提供了一種形成半導體器件結構的方法，包括：在半導體 襯底的表面上方形成柵極結構；形成鄰近所述柵極結構的凹槽，其中，所述凹槽形成在所述 半導體襯底的表面下方；以及形成填充所述凹槽的應變材料堆疊件，其中，所述應變材料堆 疊件包括第一 SiGe層、梯度SiGe層、硼摻雜的（B摻雜的）鍺（GeB)層、Ge層和第二SiGe 層。
[0021] 在上述方法中，其中，所述方法還包括：在層間介電（ILD)層中形成接觸件結構； 在所述接觸件結構上方依次沉積金屬層和保護層；以及實施熱退火以將所述金屬層中的金 屬驅入所述第二SiGe層和所述Ge層中。
[0022] 在上述方法中，其中，所述方法還包括：在層間介電（ILD)層中形成接觸件結構； 在所述接觸件結構上方依次沉積金屬層和保護層；以及實施熱退火以將所述金屬層中的金 屬驅入所述第二SiGe層和所述Ge層中，其中，所述方法還包括：實施濕蝕刻以去除所述保 護層和所述金屬層的未反應金屬。
[0023] 在上述方法中，其中，所述方法還包括：在層間介電（ILD)層中形成接觸件結構； 在所述接觸件結構上方依次沉積金屬層和保護層；以及實施熱退火以將所述金屬層中的金 屬驅入所述第二SiGe層和所述Ge層中，其中，在所述熱退火之后，所述第二SiGe層變成金 屬-SiGe層，并且所述Ge層的至少一部分變成金屬-Ge層。
[0024] 在上述方法中，其中，所述方法還包括：在層間介電（ILD)層中形成接觸件結構； 在所述接觸件結構上方依次沉積金屬層和保護層；以及實施熱退火以將所述金屬層中的金 屬驅入所述第二SiGe層和所述Ge層中，其中，在所述熱退火之后，所述第二SiGe層變成金 屬-SiGe層，并且所述Ge層的至少一部分變成金屬-Ge層，其中，所述Ge層的另一部分保 持未反應。
[0025] 在上述方法中，其中，所述方法還包括：在層間介電（ILD)層中形成接觸件結構； 在所述接觸件結構上方依次沉積金屬層和保護層；以及實施熱退火以將所述金屬層中的金 屬驅入所述第二SiGe層和所述Ge層中，其中，所述金屬層包括Ti、Al、Mo、Zr、Hf、Ta、In、 Ni、Be、Mg、Ca、Y、Ba、Sr、Sc 或 Ga。
【附圖說明】
[0026] 當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各方面。應該強 調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了 清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0027] 圖1是根據本發明的各個方面的示出制造半導體器件的接觸件結構的方法的流 程圖。
[0028] 圖2A至圖2H是根據本發明的各個方面的處于各個制造階段的包括接觸件結構的 半導體器件的示意性截面圖。
[0029] 圖3示出了根據一些實施例的填充接近柵極結構的凹槽的應變材料堆疊件中的 各種應變材料。
[0030] 圖4A至圖4C是根據本發明的各個方面的處于各個制造階段的接觸件結構的部分 的放大的截面圖。
【具體實施方式】
[0031] 應該理解，以下公開內容提供了許多用于實現本發明的不同特征的不同實施例或 實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在 限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件 和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間 可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發 明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本 身不指示所討論的各個實施例和/或配置之間的關系。
[0032] 參照圖1，示出了根據一些實施例的制造半導體器件的接觸件結構的方法100的 流程圖。方法100開始于操作102,其中，襯底包括柵極結構和位于柵極結構的每一側上的 隔離結構。方法100繼續進行操作104,其中，在柵極結構和隔離結構之間形成凹槽。在形 成凹槽之后，在操作106中外延生長應變材料以填充凹槽。應變材料包括晶格常數與襯底 的晶格常數不同的材料。
[0033] 然后方法100繼續進行操作108,其中，在襯底上方形成層間介電（ILD)層以覆蓋 柵極結構、填充的凹槽的表面和隔離結構的表面。方法100繼續進行操作110,其中，在ILD 層中形成接觸開口以暴露填充凹槽的應變材料的頂面。然后，方法100繼續進行操作112， 其中，在襯底的表面上方沉積金屬層和保護層。沉積金屬層以用作接觸開口的襯墊，并且保 護層沉積在金屬層上方。
[0034] 然后方法100繼續進行操作114,其中，襯底經受熱工藝以在接觸開口的底部和底 部周圍的區域處形成金屬硅化物和金屬鍺化物（金屬-Ge)的復合物。金屬硅化物和金屬 鍺化物的復合物由金屬層和與金屬層接觸的應變材料的頂面附近的硅和鍺形成。然后，在 操作116中，襯底經受蝕刻工藝以去除保護層和未反應的金屬層。在一些實施例中，在操作 116之后實施可選擇的操作118。操作118是用于優化在接觸開口的底部周圍形成的金屬 硅化物和金屬鍺化物的復合物的電阻的熱工藝。然后實施額外的加工順序以完成接觸件形 成并且完成集成電路的形成。
[0035] 圖2A至圖2H示出了根據一些實施例的處于各個制造階段的包括接觸件結構230 的半導體器件200的示意性截面圖。如在本發明中采用的，術語半導體器件200指的是鰭 式場效應晶體管（FinFET)。FinFET指的是任何鰭基的、多柵極晶