一種半導體器件的形成方法
【技術領域】
[0001]本發明屬于半導體集成電路制造領域，具體涉及半導體圖像傳感器，尤其涉及一種全隔離背照式圖像傳感器及其制造方法。
【背景技術】
[0002]VDMOSFET (VerticalDouble-diffusedMOSFET，垂直雙擴散 MOS 晶體管)可以采用減薄漏端漂移區的厚度來減小導通電阻，然而，減薄漏端漂移區的厚度就會降低器件的擊穿電壓，因此在VDMOS中，提高器件的擊穿電壓與減小器件的導通電阻是一對矛盾。超級結MOSFET采用新的耐壓層結構-利用一系列的交替排列的P型和N型半導體薄層，在較低電壓下反向電壓下將P型N型區耗盡，實現電荷相互補償，從而使P型N型區在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統功率MOSFET理論極限。
[0003]超級結MOSFET的難點是器件結構形成困難，主要是交替排列的P型和N型半導體薄層結構的形成。一般的形成方法是:在N型硅外延層(即圖1中的第一半導體層22)上形成深溝槽，再用P型硅外延層(即圖1中的第二半導體層23)填充深溝槽，現有器件的結構見圖1。由于牽涉到厚外延生長、深溝槽刻蝕、溝槽填充等,成本較高。如何降低生長成本一直是業界研究的方向。
【發明內容】
[0004]本發明要解決的技術問題是提供提出一種半導體器件的形成方法，可以降低生產成本，提高生產效率。
[0005]為解決上述技術問題，本發明提供一種半導體器件的形成方法，包括如下步驟:
[0006]I)在半導體硅襯底一側刻蝕深溝槽；
[0007]2)對溝槽底部進行注入和推阱；
[0008]3)在溝槽內部填充硅外延層并平坦化；然后形成基區、源區、柵極、介質層和正面金屬電極；
[0009]4)對半導體硅襯底另一側進行減薄，并對另一側進行離子注入、激光退火、背面金屬電極形成。
[0010]作為優選的技術方案，步驟I)中，所述深溝槽深度為10-80 μ m，寬度為1-10 μ m，深溝槽間距為2-15 μ m,且預先測的半導體硅襯底的摻雜濃度，使得深溝槽的深度與半導體硅襯底的摻雜濃度成正對應關系。
[0011]作為優選的技術方案，步驟I)中，所述半導體硅襯底是N型或P型，摻雜濃度為lE13-lE17cm_3。
[0012]作為優選的技術方案，步驟I)中，所述刻蝕深溝槽之前增加如下步驟:在半導體娃襯底上生長介質層，該介質層為氧化娃、氮化娃、氮氧化娃中的至少一種，厚度為0.1 μ m-2 μ m。
[0013]作為優選的技術方案，步驟2)中，所述注入載流子類型與半導體硅襯底的摻雜類型相同，注入劑量為lEll-lE14atom/cm2，注入能量為10-100Kev。
[0014]作為優選的技術方案，步驟2)中，在注入之前增加如下步驟:先在深溝槽側壁和底部生長一層介質膜，該介質膜為氧化硅、氮化硅、氮氧化硅中的至少一種，再用各項異性刻蝕方法把深溝槽底部的介質膜去除。
[0015]作為優選的技術方案，步驟2)中，所述推阱具體為:對注入到溝槽底部的離子進行高溫擴散，使其擴散到溝槽底部以下5-40 μ m,且注入擴散層在溝槽底部形成一個連續不間斷的注入摻雜層。
[0016]作為優選的技術方案，步驟3)中，所述在溝槽內部填充硅外延層分兩步進行??第一步，在深溝槽底部填充與半導體硅襯底具有相同摻雜類型的硅外延；第二步，繼續在溝槽內填充與半導體硅襯底摻雜類型相反的硅外延，直至完全填充溝槽，并且，預先測的硅襯底的摻雜濃度，使得第二步填入溝槽的硅外延層的摻雜濃度與半導體硅襯底的摻雜濃度成正對應關系。
[0017]作為優選的技術方案，步驟4)中，所述半導體硅襯底減薄后的厚度為30-200 μ m，且預先測的硅襯底的摻雜濃度，使減薄后硅片的厚度與硅襯底的摻雜濃度成正對應關系。
[0018]作為優選的技術方案，步驟4)中，所述離子注入的種類為B、P、As、Sb中的至少一種，注入能量為10-1000Kev，注入劑量為lE13-lE17atoms/cm2。
[0019]作為優選的技術方案，步驟4)中，所述激光退火的能量為1.0-3.0J/cm2，光斑長度為l-3mm,光斑寬度為0.3-1.5mm ;激光退火后在半導體娃襯底背面形成一層高摻雜注入層，與后續的金屬電極形成歐姆接觸。
[0020]作為優選的技術方案，步驟4)中，所述背面金屬電極形成采用蒸發或濺射的方法在半導體硅襯底背面形成金屬層作為第一電極，金屬的種類為T1、N1、Ag、Au、Al中的至少一種，厚度為0.1-2 μ m。
[0021]所謂正對應關系是指變量A增大時，變量B也增大；負對應關系是指變量A增大時，變量B減小。
[0022]如上述制造方法的超級結器件，硅襯底的摻雜濃度Cn在一定范圍內波動時，器件的擊穿電壓BV和導通電阻Ron通過硅外延的摻雜濃度Cp (使超級結P柱和N柱的載流子量相等)、溝槽深度d和減薄后的硅片厚度t的調整而保持不變，因為:
[0023]BV 00 d/Cn Ron 00 t/Cn
[0024]另外在溝槽底部注入載流子并進行推進，降低器件的導通電阻Ron。注入及推阱的深度在溝槽底部以下5-40微米的深度。
[0025]和現有技術相比，本發明具有以下有益效果:本發明通過對硅外延摻雜濃度、溝槽深度和硅片厚度的調整，使半導體器件的擊穿電壓、導通電阻保持穩定。本發明方法可以降低超級結器件的制造成本，提高生產效率，同時可以降低器件的導通電阻Ron。
【附圖說明】
[0026]圖1是現有器件的結構示意圖；
[0027]圖2-圖12是本發明實施例的制造工藝流程示意圖；其中，圖2是本發明實施例的步驟I)完成后的斷面結構示意圖；圖3是本發明實施例的步驟2)完成后的斷面結構示意圖；圖4是本發明實施例的步驟3)完成后的斷面結構示意圖；圖5是本發明實施例的步驟4)完成后的斷面結構示意圖；圖6是本發明實施例的步驟5)的硅外延第一步填充完成后的斷面結構示意圖；圖7是本發明實施例的步驟5)硅外延第二步填充完成后的斷面結構示意圖；圖8是本發明實施例的步驟6)完成后的斷面結構示意圖；圖9是本發明實施例的步驟7)完成后的斷面結構示意圖；圖10是本發明實施例的步驟8)完成后的斷面結構示意圖；圖11是本發明實施例的步驟9)完成后的斷面結構示意圖；圖12是本發明實施例的步驟10)完成后的斷面結構示意圖；
[0028]附圖標記說明如下:
[0029]I為半導體娃襯底,2為介質層,3為第二娃外延層,4為第一娃外延層,5為基極區，6為源極區，7為柵極介質層，8為柵極，9為金屬前介質層，10為第二電極，11為正面注入擴散層，12為背面注入擴散層，13為第一電極。
[0030]21為半導體硅襯底，22為第一半導體層，23為第二半導體層，24為基區，25為源區,26為柵極介質層，27為柵極,28為金屬前介質層,29為第二電極,30為第一電極。
【具體實施方式】
[0031]下面結合附圖和實施例對本發明作進一步詳細的說明。
[0032]實施例:
[0033]如圖2-圖12所示，本發明一種半導體器件的形成方法，具體包括如下步驟:
[0034]I)在半導體硅襯底I上生長介質層2，半導體硅襯底I可以是N型或P型，摻雜濃度為lE13-lE17cm_3;介質層2為氧化硅、氮化硅、氮氧化硅中的至少一種，厚度為0.1 μ m_2 μ m(見圖2)。
[0035]2)在半導體硅襯底I上刻蝕深溝槽，深溝槽寬度為1-10 μ m,深度為10_80 μ m,溝槽間距為2-15微米(見圖3);且預先測的半導體硅襯底I的摻雜濃度，使得深溝槽的深度與半導體硅襯底I的摻雜濃度成正對應關系，即預先設定器件的擊穿電壓，當半導體硅襯底I的摻雜濃度較高時，適當增加溝槽的深度，當半導體硅襯底I的摻雜濃度較低時，則適當降低溝槽的深度，使得半