具有應變溝道的半導體器件及其制備方法
【技術領域】
[0001]本發明主要涉及半導體器件，更確切地說，涉及一種具有應變Ge溝道(Strain Gechannel)的半導體器件及其制備方法。
【背景技術】
[0002]在集成電路行業，隨著MOSFET的尺寸持續下降，由于介質層隧穿電流與氧化層厚度成指數關系，一個挑戰就在于柵極介質層的厚度不能無限減小，例如對于傳統S12或者S1N介質層，當厚度減小到Inm時，將導致器件完全失效。尤其是短溝道效應SCE (ShortChannel Effect)是CMOS器件溝道長度縮小時常見的現象，它會造成閾值電壓漂移，甚至源漏穿通、漏極感應勢魚降低DIBL(Drain induct1n barrier lower)等特性,嚴重時會造成CMOS器件性能失效，SCE可以用L.D.Yau提出的電荷共享模型來解釋，載于文獻“A simpletheory to predict the threshold voltage of a short-channel IGFETi s.Solid-StateElectron..17.pp.1059-1063 (1974)”，即當溝道變短時，源襯、漏襯PN結分享溝道耗盡區電荷與溝道總電荷的比例將增大，從而導致柵控能力下降。
[0003]—些基于超淺結USJ (Ultra shallow junct1n)的技術被應用于集成電路的制備工藝，期翼在一定程度上克服短溝道效應，然而隨之而來的弊端也一并凸顯出來，例如負面的漏極結電容和結漏電流等棘手問題難以抑制，這對于具兩步漏源注入工藝的NMOS來說問題變得尤為嚴重。電壓源的高壓使得漏極區及袋狀區(Halo)具有較高的電場，當采用重摻雜的Halo用來抑制穿通和SCE時，電場值表現得更高。為了獲得較佳的SCE和具更高速及低結電容、低結漏電流的半導體器件，在65nm及以下節點的工藝中，HKMG工藝在輕摻雜漏LDD (Low doped drain)之后米用SiGe和側墻技術。晶圓可接收測試WAT (WaferAcceptance Test)顯示了不太好的DIBL及關斷漏電流1ff效果,最大的難題的是，即便最大限度的優化輕摻雜漏LDD和袋狀區Packet的注入能量、劑量、注入角度或者甚至實施雙袋狀區Packet注入等手段，都無法達到最佳DIBL、1ff的效果。當前HKMG在LDD和側墻之后采用的SiGe,不利因素是易于誘發的負偏壓溫度不穩定性效應NBTI (Negative biastemperature instability)和熱載流子注入效應 HCI (Hot carrier inject1n),在很大程度上，可以歸結于在形成SiGe的溝槽時，以及外延形成SiGe的步驟中高濃度的原位Ge外延生長所引發的SiGe內鄰近柵極邊緣的高應力。。
【發明內容】
[0004]在本發明的一種實施方式中，提供了具有應變溝道的半導體器件的制備方法，在一襯底之上依次設置有一掩埋氧化層及一 SOI (Si I icon-on-1nsulator )層，主要包括以下步驟:形成一絕緣層覆蓋在SOI層之上；刻蝕絕緣層形成一開口 ；籍由開口刻蝕其下方的SOI層、掩埋氧化層并形成位于SOI層、掩埋氧化層中的一溝槽結構，并在溝槽結構中暴露出襯底；在由所述溝槽結構和所述開口對接形成的一柵極溝槽的底部形成一應變外延層；于應變外延層之上形成一柵極氧化層；在柵極溝槽的頂部形成一位于柵極氧化層之上的柵極。
[0005]上述的方法，形成所述柵極之后，刻蝕所述絕緣層形成對準柵極溝槽兩側的SOI層的通孔；以及在SOI層上表面暴露于通孔底部的區域上形成金屬硅化物，然后再在通孔內填充金屬材料。
[0006]上述的方法，形成金屬硅化物之前，先利用通孔在SOI層位于通孔底部的部分中植入摻雜物，形成一個摻雜濃度大于SOI層摻雜濃度的重摻雜區。
[0007]上述的方法，形成柵極之后將所述絕緣層移除，然后在由柵極和柵極氧化層構成的堆疊式柵極結構的側壁上形成側墻，并實施以下步驟:在SOI層上表面暴露的區域上形成金屬硅化物；沉積一層間介質層覆蓋在SOI層、堆疊式柵極結構和側墻上方；刻蝕層間介質層形成對準溝槽結構兩側的SOI層的通孔；在通孔內填充金屬材料。
[0008]上述的方法，形成金屬硅化物之前，并在形成側墻的步驟之前或之后，在應變外延層的上表層位于柵極氧化層兩端下方的分別靠近溝槽結構兩側的SOI層的兩個局部區域中進行摻雜，分別形成兩個LDD區。
[0009]上述的方法，形成柵極之后將所述絕緣層移除，然后在由柵極和柵極氧化層構成的堆疊式柵極結構的側壁上形成側墻，并實施以下步驟:在SOI層之上形成一緩沖層，控制其上表面的最高高度不超過堆疊式柵極結構的上表面，并且緩沖層通過側墻與堆疊式柵極結構絕緣隔離；在緩沖層的上表面上形成金屬硅化物；沉積一層間介質層覆蓋在緩沖層、堆疊式柵極結構和側墻上方；刻蝕層間介質層形成對準堆疊式柵極結構兩側的緩沖層的通孔；在通孔內填充金屬材料。
[0010]上述的方法，形成緩沖層之前，并在形成側墻的步驟之前或之后，在應變外延層的上表層位于柵極氧化層兩端下方的分別靠近溝槽結構兩側的SOI層的兩個局部區域中進行摻雜，分別形成兩個LDD區。
[0011]上述的方法，在形成緩沖層的步驟中，以原位摻雜的方式在緩沖層中注入摻雜物，以提高緩沖層的摻雜濃度。
[0012]上述的方法，形成絕緣層之前，在SOI層的外延生長過程中以原位摻雜的方式在SOI層內植入摻雜物，或對已形成的SOI層進行離子注入的方式在SOI層內植入摻雜物。
[0013]上述的方法，在形成溝槽結構的步驟中還對所述襯底實施過刻蝕，刻蝕終止在襯底中以使所述溝槽結構的底部向下延伸至所述襯底內。
[0014]上述的方法，在外延生長所述應變外延層的步驟中，控制應變外延層的上表面的高度位置，包括:控制應變外延層的上表面高于SOI層上表面的高度位置但低于絕緣層上表面的高度位置；或控制應變外延層的上表面與SOI層的上表面齊平。
[0015]上述的方法，所述SOI層為SiC層，所述襯底為包含Si基底的襯底或為包含Si基底及設置在Si基底之上的Ge或者SiGe外延層的襯底，所述應變外延層為Ge或SiGe，所述絕緣層為SiN，所述緩沖層為SiC或Si。
[0016]在另一種實施方式中，本發明提供了具有應變溝道的半導體器件的制備方法，在一襯底之上依次設置有一掩埋氧化層及一 SOI層，主要包括以下步驟:形成一絕緣層覆蓋在SOI層之上；刻蝕絕緣層形成一開口 ；籍由開口刻蝕其下方的SOI層、掩埋氧化層并形成位于SOI層、掩埋氧化層中的一溝槽結構，并在溝槽結構中暴露出襯底；在由所述溝槽結構和所述開口對接形成的一柵極溝槽中形成一應變外延層；于應變外延層之上形成一柵極氧化層；形成一柵極材料層覆蓋在絕緣層和柵極氧化層之上，并圖案化所述柵極材料層以形成位于柵極氧化層之上的一柵極；在由柵極和柵極氧化層構成的堆疊式柵極結構的側壁上形成側墻；移除所述絕緣層并在SOI層上形成一緩沖層。
[0017]上述的方法，形成絕緣層之前，在SOI層的外延生長過程中以原位摻雜的方式在SOI層內植入摻雜物，或對已形成的SOI層進行離子注入的方式在SOI層內植入摻雜物。
[0018]上述的方法，形成應變外延層的步驟中，控制應變外延層的上表面的高度位置，包括:控制應變外延層的上表面與絕緣層的上表面齊平，以及使側墻的底端面與絕緣層的上表面齊平。
[0019]上述的方法，形成應變外延層的步驟中，控制應變外延層的上表面的高度位置，包括:控制應變外延層的上表面的高度高于絕緣層的上表面，以及使側墻的底部沿著堆疊式柵極結構的側壁向下延伸至其底端面低于應變外延層的上表面并與絕緣層的上表面齊平。
[0020]上述的方法，在外延生長所述緩沖層的步驟中，控制緩沖層的上表面的高度位置，包括:使緩沖層的厚度等于或大于絕緣層的原始厚度，但控制緩沖層的上表面的高度位置不超過堆疊式柵極結構上表面的高度位置。
[0021]上述的方法，其特征在于，形成緩沖層之后，在應變外延層的上表層位于柵極氧化層兩端下方的分別靠近應變外延層兩側的緩沖層的兩個局部區域中進行摻雜，分別形成兩個LDD區。
[0022]在一些實施方式中，本發明提供了一種具有應變溝道的半導體器件，在一襯底之上依次設置有一掩埋氧化層及一 SOI層，包括:設置在SOI層之上的一帶有開口的絕緣層；形成在SOI層、掩埋氧化層中的一溝槽結構，溝槽結構和交疊在其上方的開口對接形成一柵極溝槽；填充在柵極溝槽底部的一應變外延層；形成在應變外延層之上的一柵極氧化層；填充在柵極溝槽頂部的一位于柵極氧化層之上的柵極；其中在籍由柵極溝槽兩側的SOI層所分別構成的源極區和漏極區之間的應變外延層中，形成有一橫向溝道區。
[0023]上述半導體器件，SOI層為SiC，并且其中摻雜有N型的摻雜物。
[0024]上述半導體器件，溝槽結構向下延伸直至其底部延伸到襯底中。
[0025]上述半導體器件，絕緣層中設置有分別對準柵極溝槽兩側的SOI層的通孔；以及所述SOI層位于通孔底部的部分中植入有摻雜物，形成一個摻雜濃度大于SOI層摻雜濃度的重摻雜區；所述SOI層上表面位于通孔底部的區域上形成有金屬硅化物，并且在通孔內填充有電性接觸金屬硅化物的金屬材料。
[0026]上述半導體器件，應變外延層的上表面高于所述SOI層的上表面或與所述SOI層的上表面齊平。
[0027]在另一些實施方式中，本發明提供了一種具有應變溝道的半導體器件，在一襯底之上依次設置有一掩埋氧化層及一 SOI層，包括:形成在SOI層、掩埋氧化層中的一溝槽結構；填充在柵極溝槽中的一應變外延層；形成在應變外延層之上的一柵極氧化層；設置在柵極氧化層之上的一柵極；覆蓋在由柵極和柵極氧化層構成的堆疊式柵極結構的側壁上的側墻；其中在籍由溝槽結構兩側的SOI層所分別構成的源極區和漏極區之間