固態圖像拾取單元和電子設備的制造方法
【技術領域】
[0001]本技術方案涉及固態圖像拾取單元。此外，本技術方案涉及包括固態圖像拾取單兀的電子設備。
【背景技術】
[0002]固態圖像拾取單元的示例是CMOS(互補金屬氧化物半導體)型圖像傳感器，其通過MOS晶體管讀取作為光電轉換裝置的光電二極管的pn結電容中累積的光電荷。
[0003]在該CMOS型圖像傳感器中，讀取光電二極管中累積的光電荷的操作在每個像素上或每個行等上執行。因此，不允許光電荷累積在所有像素中的曝光時間段彼此一致，并且在物體運動等情況下，在圖像拾取期間發生失真。
[0004]因此，執行全局曝光，其中圖像拾取在相同的曝光時間在所有的像素上執行。
[0005]然后，作為一種實現全局曝光的方法，廣泛地采用使用機械遮光裝置的機械快門系統。
[0006]在機械快門系統中，所有像素中的曝光時間段通過機械地打開和關閉機械快門而彼此一致。然后，在機械快門關閉后順序讀取信號導致光電荷沒有充分累積的狀態。
[0007]然而，在機械快門系統中，機械遮光裝置是必須的；因此，小型化很困難。而且，機械驅動速度有其限度；因此，同時性低于電氣方法。
[0008]而且，也采用全局快門系統，其中所有像素通過電氣控制同時驅動而不采用機械快門系統來實現全局曝光。更具體而言，信號電荷在整個像素陣列中的累積通過同時在所有像素行中的像素陣列的光電二極管上執行復位驅動而同時開始。然后，信號電荷在整個像素陣列中的累積通過在所有像素行中對諸如浮置擴散的電荷累積部同時執行轉移驅動而同時終止。
[0009]應注意，電荷累積部中累積的信號電荷的讀取通過行順次掃描而實現。
[0010]在采用全局快門系統的情況下，必須提供遮光膜等在電荷累積部之上。在順序讀取信號的時間段中光進入電荷累積部時，光作為噪聲增加到信號中；因此，遮光膜等提供為防止這一情況的發生。
[0011]然而，在提供遮光膜的情況下，減小了光電二極管的開口區域而導致靈敏度降低和飽和靈敏度的降低。而且，因為電荷累積部提供在相對靠近光電二極管的位置，此處光橫向進入，所以，在信號讀取期間，光可能通過光衍射現象或光散射現象等而泄漏，從而進入累積部，因此導致噪聲增加。作為飽和靈敏度降低和噪聲增加的結果，導致圖像質量下降。
[0012]此外，當電荷累積部由硅襯底上形成的浮置擴散層構成時，暗電流容易在硅襯底和氧化物膜之間的界面上由晶體缺陷產生；然而，當電荷保持在浮置擴散層中時，施加到信號電平的暗電流差由讀取像素的順序引起。該暗電流上的差不允許由復位電平的噪聲去除消除。
[0013]作為解決上述暗電流差不允許去除問題的技術，已經提出了一種構造，其中除了在像素中的浮置擴散層外包括累積電荷的存儲部(例如，參見PTLl和PTL 2)。存儲部暫時保存光電二極管中累積的光電荷。轉移柵極提供為轉移光電二極管中累積的光電荷到存儲部。
[0014]然而，在這樣的提供存儲部的構造中，還必須遮蔽存儲部使其不受光，并且增加了相對于像素面積的遮光面積，而進一步減小了開口面積；因此，導致靈敏度上的進一步降低，并且降低了飽和靈敏度。
[0015]另一方面，相對于入射光擴大像素開口面積的裝置是背照式固態圖像拾取單元。在背照式固態圖像拾取單元中，由晶體管和配線等構成的電路形成在與光入射表面(后表面)相反的襯底表面(前表面)上；因此，因為保證了像素在光入射側的大開口的優點，所以進行小型化是可能的。
[0016]難以避免的是，在全局快門功能加到背照式固態圖像拾取單元的情況下，為了防止光進入半導體襯底的前表面側，采用遮光膜形成在光入射側的構造。在此情況下，在形成大遮光膜時，減小了像素的開口面積，因此導致小型化的困難。
[0017]作為消除這樣的問題的方式，已經提出了電容器提供在硅襯底之外的構造(例如，參見PTL 3) ο然而，在該構造中，電容器產生的暗電流很大；因此，不能獲得高圖像質量。
[0018]此外，已經提出了這樣的構造，其中具有高吸收系數的光電轉換膜用于背照式固態圖像拾取單元的光電轉換膜以兼作遮光膜，因此具有全局快門功能(例如，參見PTL 4)。
[0019]在該構造中，通過在襯底的光入射側提供光電轉換膜能夠防止進入累積部的光引起污點噪聲(smear noise)。
[0020]該構造包括暫時保存由光電轉換膜產生的電荷的第一累積部和用于在曝光后順序讀取信號的時間段中保存信號的第二累積部。
[0021]引用列表
[0022]專利文件
[0023]PTL 1:日本未審查專利申請(公開的PCT申請的日文翻譯)N0.2007-503722
[0024]PTL 2:日本未審查專利申請公開N0.2006-311515
[0025]PTL 3:日本未審查專利申請公開Νο.Η4-281681
[0026]PTL 4:日本未審查專利申請公開N0.2012-4443
【發明內容】
[0027]然而，在提供上述光電轉換膜的構造中，第一累積部和第二累積部設置為沿著襯底的橫向方向；因此，像素的小型化是困難的。
[0028]因此，希望提供一種固態圖像拾取單元，其能小型化像素，實現靈敏度和飽和電荷量的改善，且通過減少污點噪聲而獲得合適的圖像質量，并且希望提供包括這樣固態圖像拾取單元的電子設備。
[0029]本技術方案實施例的固態圖像拾取單元包括:襯底；光電轉換部，形成在襯底的光入射側，并且根據光量產生信號電荷；以及第一電荷累積部，形成在襯底中的光入射側，并且累積由光電轉換部產生的信號電荷。
[0030]固態圖像拾取單元還包括:第二電荷累積部，形成在集光區域之外的區域中，該集光區域中入射光聚集在襯底中與光入射側相反的一側，并且形成為與第一電荷累積部在襯底的深度方向上層疊在一起。
[0031]固態圖像拾取單元還包括浮置擴散部，形成在襯底的與光入射側相反側的集光區域之外的區域中且將信號電荷轉換成電壓。
[0032]本技術方案實施例的電子設備包括光學透鏡、本技術方案實施例的上述固態圖像拾取單元、以及處理來自固態圖像拾取單元的輸出信號的信號處理電路。
[0033]根據本技術方案實施例的上述固態圖像拾取單元的構造，因為光電轉換部形成在襯底的光入射側，所以不必提供光電轉換部在襯底中；因此，像素的小型化是可實現的。
[0034]而且，因為第二電荷累積部形成為與第一電荷累積部在襯底深度方向上層疊在一起，所以實現了像素的進一步小型化。
[0035]此外，通過提供第一電荷累積部、第二電荷累積部和浮置擴散部，允許第一電荷累積部中累積的信號電荷在轉移到浮置擴散部之前轉移到第二電荷累積部以被第二電荷累積部暫時保存。因此，全局快門系統中所有像素同時曝光是可能的。
[0036]而且，根據本技術方案實施例的上述固態圖像拾取單元的構造，第二電荷累積部和浮置擴散部形成在其中聚集入射光的集光區域之外的區域中；因此，減少了第二電荷累積部和浮置擴散部上的光入射量。從而，允許減少由光進入產生的污點噪聲，因此獲得高S/N比。
[0037]根據本技術方案實施例的上述電子設備的構造，包括本技術方案的固態圖像拾取單元；因此，在固態圖像拾取單元中，實現了像素的小型化，并且所有像素上的同時曝光是可能的；因此，獲得高S/N比。
[0038]根據本技術方案實施例的固態圖像拾取單元和包括固態圖像拾取單元的電子設備，允許實現像素的小型化；因此，允許實現尺寸減小和像素數增加。于是，通過實現像素數的增加允許提供高清晰度圖像。
[0039]而且，所有像素的同時曝光是可能的；因此，允許防止拾取運動物體的圖像時失真的產生。于是，因為不提供遮光膜的情況下，也能實現所有像素的同時曝光，所以，與提供遮光膜的情況相比，通過擴大開口能夠實現靈敏度上的改善以及飽和電荷量上的改善。
[0040]此外，因為減少了污點噪聲以獲得高S/N比，所以能夠實現良好的圖像質量。
[0041]因此，根據本技術方案實施例的固態圖像拾取單元和包括固態圖像拾取單元的電子設備，能夠實現高靈敏度和高飽和電荷量，并且能夠提供具有高清晰度和良好圖像質量的圖像。
【附圖說明】
[0042]圖1是第一實施例的固態圖像拾取單元的示意性構造圖(平面圖)。
[0043]圖2是第一實施例的固態圖像拾取單元的像素區域中的截面圖。
[0044]圖3是第一實施例的固態圖像拾取單元的像素的等效電路圖。
[0045]圖4是示出各種半導體材料中光子能量和光吸收系數之間關系的示意圖。
[0046]圖5是示出黃銅礦材料的晶格常數和帶隙之間關系的示意圖(N0.1)。
[0047]圖6是示出黃銅礦材料的晶格常數和帶隙之間關系的示意圖(N0.2)。
[0048]圖7是示出各種硅化物-基材料的光子能量和消光系數k之間關系的示意圖。
[0049]圖8中的A和B是描述像素中各部件布置的示意圖。
[0050]圖9是示出模擬的固態圖像拾取單元構造的示意圖。
[0051]圖10是示出用圖9中的構造模擬固態圖像拾取單元中光透射結果的示意圖。
[0052]圖11是第一實施例的固態圖像拾取單元的驅動方法的時序圖。
[0053]圖12是示出第一實施例的固態圖像拾取單元操作的示意圖。
[0054]圖13A是示出第一實施例的固態圖像拾取單元的制造方法的制造工藝圖。
[0055]圖13B是示出圖13A后續工藝的示意圖。
[0056]圖13C是示出圖13B后續工藝的示意圖。
[0057]圖14D是示出圖13C后續工藝的示意圖。
[0058]圖14E是示出圖14D后續工藝的示意圖。
[0059]圖14F是示出圖14E后續工藝的示意圖。
[0060]圖14G是示出圖14F后續工藝的示意圖。
[0061]圖15是示出用于形成光電轉換部的MOCVD設備的示意圖。
[0062]圖16是示出用于形成光電轉換部的MBE設備的示意圖。
[0063]圖17A是示出第一實施例的固態圖像拾取單元的另一個制造方法的制造工藝圖。
[0064]圖17B是示出圖17A后續工藝的示意圖。
[0065]圖17C是示出圖17B后續工藝的示意圖。
[0066]圖18是示出光電轉換部形成在偏襯底上時原子排列的示意圖。
[0067]圖19是第一實施例的第一修改示例的固態圖像拾取單元的示意性構造圖(主要部分的截面圖)。
[0068]圖20A是示出在圖19的襯底和光電轉換部的垂直方向上的斷面帶結構的示意圖。
[0069]圖20B是示出在圖19的襯底和光電轉換部的垂直方向上的斷面帶結構的示意圖。
[0070]圖21是示出圖19的光電轉換部的水平方向上斷面帶結構的示意圖。
[0071]圖22是第一實施例的第二修改示例的固態圖像拾取單元的示意性構造圖(主要部分的截面圖)。
[0072]圖23是第一實施例的第三修改示例的固態圖像拾取單元的示意性構造圖(主要部分的截面圖)。
[0073]圖24是第二實施例的固態圖像拾取單元的示意性構造圖(主要部分的截面圖)。
[0074]圖25是第二實施例的固態圖像拾取單元的像素的等效電路圖。
[0075]圖26是第二實施例的固態圖像拾取單元的驅動方法的計時圖。
[0076]圖27是示出第二實施例的固態圖像拾取單元操作的示意圖。
[0077]圖28是第三實施例的電子設備的示意性構造圖(模塊示意圖)。
【具體實施方式】
[0078]下面將描述實施本技術方案的某些最佳方式(在下文稱為“實施例”)。
[0079]應注意，描述將以下面的順序給出。
[0080]1.第一實施例(固態圖像拾取單元)
[0081]2.第一實施例的第一修改示例
[0082]3.第一實施例的第二修改示例
[0083]4.第一實施例的第三修改示例
[0084]5.第一實施例的第四修改示例
[0085]6.第二實施例(固態圖像拾取單元)
[0086]7.第三實施例(電子設備)
[0087](1.第一實施例)
[0088]圖1示出了第一實施例的固態圖像拾取單元的示意性構造圖(平面圖)。
[0089]在該實施例中，本技術方案應用于CMOS型圖像傳感器。
[0090]如圖1所示，該實施例的固態圖像拾取單元I包括:由硅制造的襯底11上設置的多個像素2構成的像素區域3、垂直驅動電路4、列信號處理電路5、水平驅動電路6、輸出電路7和控制電路8。
[0091]像素2包括光電轉換部，該光電轉換部包括光電二極管和多個像素晶體管，并且多個像素2以二維陣列規則地設置在襯底11上。
[0092]構成像素2的像素晶體管的示例可包括轉移晶體管、復位晶體管、選擇晶體管和放大晶體管。
[0093]像素區域3包括規則地設置成二維陣列的多個像素2。像素區域3包括有效像素區域和黑基準像素區域，有效像素區域中通過入射光上執行光電轉換產生的信號被放大且讀至列信號處理電路5，而黑基準像素區域(未示出)用于輸出光學黑色作為黑水平的基準。黑基準像素區域典型地形成在有效像素區域的外周邊。
[0094]控制電路8根據垂直同步信號、水平同步信號和主時鐘產生時鐘信號和控制信號等，作為垂直驅動電路4、列信號處理電路5和水平驅動電路6等的操作基準。然后，控制電路8產生的時鐘信號和控制信號等輸入到垂直驅動電路4、列信號處理電路5和水平驅動電路6等。
[0095]垂直驅動電路4例如可以包括位移寄存器，并且在垂直方向逐行地順序選擇且掃描像素區域3的各像素2。然后，基于根據每個像素2的光電二極管接收的光量產生的信號電荷的像素信號通過垂直信號線9提供到列信號處理電路5。
[0096]列信號處理電路5可設置為用于像素2的每個列，并且由來自黑基準像素區域(其未示出，但是形成在有效像素區域的外周邊)的信號在屬于一個行的像素2輸出的信號逐像素列地執行諸如噪聲去除和信號放大的信號處理。水平選擇開關(未示出)提供在列信號處理電路5在列信號處理電路5和水平信號線10之間的輸出段中。
[0097]水平驅動電路6例如可包括位移寄存器，并且通過從各列信號處理電路5到水平信號線10順序輸出水平掃描脈沖到輸出像素信號而順序選擇各列信號處理電路5。
[0098]輸出電路7在通過水平信號線10從各列信號處理電路5提供的信號上執行信號處理以輸出該信號。
[0099]接下來，將在下面描述該實施例的固態圖像拾取單元I的每個像素2的構造。
[0100]該實施例的固態圖像拾取單元I是具有背照式構造的固態圖像拾取單元，其中半導體襯底的前表面用作電路形成表面，并且半導體襯底的后表面用作光接收表面。
[0101]圖2示出了該實施例的固態圖像拾取單元I的像素區域3中的示意性截面圖。而且，圖3示出了該實施例的固態圖像拾取單元I的每個像素2的等效電路圖。應注意，構成每個像素2的某些像素晶體管的電路圖示出在圖2中。
[0102]如圖2所示，該實施例的固態圖像拾取單元I包括第一電荷累積部52、第二電荷累積部25、浮置擴散部34和其中形成多個像素晶體管的襯底12。
[0103]而且，該實施例的固態圖像拾取單元I包括未示出的配線層，其位于襯底12的前表面側上。此外，該實施例的固態圖像拾取單元I在用作襯底12的光接收表面的后表面上包括層疊形成的光電轉換部50、p-型半導體層58、透明電極57、濾色器層23和芯片上透鏡24。
[0104]襯底12包括η-型半導體襯底(例如，η-型硅襯底)，并且可形成有例如3 μπι至5 μπι的厚度。
[0105]而且，其中形成構成各像素2的雜質區域的像素區域3用作第二導電類型(該實施例中的P-型)阱區13。然后，各像素2由襯底12中形成的像素隔離部53分隔。像素隔離部53由高濃度P-型半導體層形成，其形成