一種ldmos晶體管結構及其制備方法
【技術領域】
[0001]本發明涉及一種半導體器件技術領域，特別是涉及一種LDMOS晶體管結構及其制備方法。
【背景技術】
[0002]LDMOS (Laterally Diffused MOSFET，橫向擴散 MOS 晶體管)是一種功率 MOS 晶體管。由于其在B⑶(Bipolar-CMOS-DMOS)工藝中能耐高壓(如24V)和大電流密度(如2A/_2)，因此LDMOS器件通常被用作開關管作為最終的輸出驅動。LDMOS器件的耐壓能力與淺摻雜區域的尺寸和位降距離成正比，設計的耐壓越高，需要的尺寸越大，因此，能夠承擔高電壓和大電流的LDMOS器件必定會占據很大塊的芯片面積。
[0003]圖1a為現有技術中LDMOS晶體管的結構示意圖，圖1b為圖1a中LDMOS晶體管的俯視圖。如圖1a和圖1b所示，在傳統的LDMOS器件中，包括半導體襯底100，設置于所述半導體襯底100中的第一高壓阱區101、第二高壓阱區102和第三高壓阱區103，設置于所述第一高壓阱區101中的第一淺溝槽隔離區104，設置于所述第二高壓阱區102中的第二淺溝槽隔離區105，設置于所述第二高壓阱區102和所述第三高壓阱區103之間的第三淺溝槽隔離區106，設置于所述半導體襯底100上的柵極區107，所述柵極區107包含柵氧化層107a、側墻107b和柵極多晶硅層107c，分別設置于所述第一高壓阱區101和第三高壓阱區103中的體引出區110和源區108，設置于所述第二高壓阱區102中的漏區109，所述漏區109位于第二淺溝槽隔離區105和第三淺溝槽隔離區106之間的區域，設置于所述柵極區107、源區108、漏區109和體引出區110上的若干接觸孔111，且由圖1b可知，柵極區107上形成的接觸孔111橫向分布在其上下兩端。現有技術中將接觸孔111設計于柵極區107上下兩端，使得兩端的接觸孔111被整個柵極區107隔開，相隔距離相對較遠，又由于柵極區107自身存在電阻，這將大大增加柵極區107的導出電阻，使柵極區107在工作的時候由兩端至內存在電能損耗，進而導致整個柵極區107上的電場分布不均勻，使得LDMOS器件的工作環境不穩定，容易造成LDMOS器件被擊穿。同時，將接觸孔111設計在柵極區107上下兩端，接觸孔111將獨立占據芯片中相應位置的面積，這就明顯增加了 LDMOS器件在整個芯片中占據的面積；另外，位于柵極區107上下兩端的接觸孔111限制了柵極位107位于有源區上的縱向寬度，進而使得其工作時的充放電速率大大降低。
[0004]鑒于此，有必要設計一種新的結構以解決上述技術問題。
【發明內容】
[0005]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種LDMOS晶體管結構及其制備方法，用于解決現有技術中柵極區導出電阻大，柵極區上的電場分布不均勻，使得LDMOS器件工作環境不穩定，進而導致LDMOS器件被擊穿的問題以及LDMOS器件在整個芯片中占據的面積過大，限制了柵極位于有源區上的縱向寬度，使得其工作時的充放電速度降低的問題。
[0006]為實現上述目的及其他相關目的，本發明提供一種LDMOS晶體管結構，所述LDMOS晶體管結構中至少包括:半導體襯底；形成于所述半導體襯底內的第一高壓阱區、第二高壓阱區和第三高壓阱區；所述第二高壓阱區的摻雜類型和所述第一高壓阱區、第三高壓阱區的摻雜類型相反；形成于所述第一高壓阱區中的第一淺溝槽隔離區；形成于所述第二高壓阱區中的第二淺溝槽隔離區以及形成于所述第二高壓阱區和所述第三高壓阱區之間的第三淺溝槽隔離區；形成于所述半導體襯底上、覆蓋部分第一高壓阱區和第二高壓阱區的柵極區，所述柵極區包含柵氧化層、位于所述柵氧化層上的柵極多晶硅層以及位于所述柵極多晶硅層兩側的側墻；形成于所述柵極區兩側的半導體襯底中的源區和漏區，所述源區位于第一高壓阱區中；所述漏區位于所述第二高壓阱區中、且處于第二淺溝槽隔離區和第三淺溝槽隔離區之間；形成于所述第一高壓阱區和第三高壓阱區外側的體引出區；若干自所述柵極區、源區、漏區以及體引出區引出的接觸孔，自所述柵極區上引出的若干接觸孔縱向排布于所述柵極區一側。
[0007]優選地，所述柵極區上的若干接觸孔位于第二淺溝槽隔離區上方的柵極多晶硅層一側。
[0008]優選地，所述設置在位于第二淺溝槽隔離區上方的柵極多晶硅層上的接觸孔均勻地縱向排布于所述柵極多晶娃層一側中。
[0009]優選地，所述接觸孔橫截面的形狀為圓形或多邊形。
[0010]本發明還提供一種LDMOS晶體管的制備方法，所述LDMOS晶體管的制備方法至少包括以下步驟:
[0011]I)提供一半導體襯底，在所述半導體襯底中形成第一高壓阱區、第三高壓阱區以及與所述第一高壓阱區和第三高壓阱區摻雜類型相反的第二高壓阱區；
[0012]2)分別在所述第一高壓阱區形成第一淺溝槽隔離區；第二高壓阱區形成第二淺溝槽隔離區以及在第二高壓阱區和第三高壓阱區之間形成第三淺溝槽隔離區；
[0013]3)在所述半導體襯底上、部分第一高壓阱區和第二高壓阱區上方形成柵極區；
[0014]4)在所述柵極區兩側、第一高壓阱區形成源區，在第二高壓阱區中形成漏區，在所述第一高壓阱區和第三高壓阱區外側形成體引出區；
[0015]5)在所述柵極區、源區、漏區和體引出區上形成若干所需的接觸孔，所述柵極區上引出的若干接觸孔縱向排布于所述柵極區一側。
[0016]優選地，在所述柵極區上形成的若干接觸孔分布在位于第二淺溝槽隔離區上方的柵極多晶娃層的一側。
[0017]優選地，所述柵極多晶硅層上的接觸孔均勻地縱向排布于所述第二淺溝槽隔離區上方的柵極多晶硅層一側中。
[0018]可選地，述半導體襯底、第一高壓阱區、第三高壓阱區和體引出區為P型；所形成的第二高壓阱區、源區和漏區為N型。
[0019]可選地，所述半導體襯底、第一高壓阱區、第三高壓阱區和體引出區為N型；所形成的第二高壓阱區、源區和漏區為P型。
[0020]如上所述，本發明的一種LDMOS晶體管結構及其制備方法，具有以下有益效果:本發明中將接觸孔縱向分布于第二淺溝槽隔離區上方的柵極多晶硅層一側，有效地利用了LDMOS第二淺溝槽隔離區上方的柵極區，從而減少了 LDMOS原先柵極區上下兩端的面積，進而從設計上減小了 LDMOS器件在整個芯片中所占據的面積，以達到最終客戶芯片的尺寸的縮小，且隨著LDMOS器件尺寸的減小，這一有益效果愈加明顯。此外，明顯減小了接觸孔之間的間隔，使其的分布更加緊湊，從而降低了柵極區的導出電阻，使得柵極區上的電場分布更加均勻，進而穩定了 LDMOS器件的工作環境，避免了在正常工作環境下LDMOS器件被擊穿的可能；將接觸孔縱向分布在第二淺溝槽隔離區上方的柵極多晶硅層一側，也不會對有源區和柵極區交集夠到的區域產生任何負面的影響，還可以提高柵極位于有源區上的縱向寬度width，進而使得其工作時的充放電速率大大增加。
【附圖說明】
[0021]圖1a顯示為現有技術中LDMOS晶體管的結構示意圖。
[0022]圖1b顯示為圖1a中LDMOS晶體管的俯視圖。
[0023]圖2顯示為本發明的LDMOS晶體管的結構示意圖。
[0024]圖3顯示為本發明的LDMOS晶體管的制備方法的流程圖。
[0025]圖4a?圖4e顯示為本發明的LDMOS晶體管的制備方法在各步驟中的結構示意圖。
[0026]圖4f顯示為圖4e中LDMOS晶體管的俯視圖。
[0027]元件標號說明
[0028]100、2OO 半導體襯底