測量硅化物層片電阻值的方法及結構的制作方法
【技術領域】
[0001]本發明涉及半導體制造工藝，特別涉及一種測量硅化物層片電阻值的方法及結構。
【背景技術】
[0002]半導體制造工藝中，為減小有源區與電極之間的接觸電阻，會在有源區與電極之間形成硅化物。如今，自對準硅化物工藝越來越普及。采用自對準硅化物工藝形成的器件中，硅化物層上覆蓋有一層接觸層(contact)。所述接觸層與所述硅化物層構成并聯電路。所述接觸層的電阻往往較小，因此會影響對所述娃化物層片電阻值(sheet resistance)的測量。
[0003]因此，需要一種測量硅化物層片電阻值的方法與結構，以提高測量精度。
【發明內容】
[0004]本發明解決的問題是提供一種測量硅化物層片電阻值的方法及結構，能夠提高測量精度。
[0005]為解決上述問題，本發明提供一種測量硅化物層片電阻值的方法，包括:
[0006]提供襯底，所述襯底包括第一區域和第二區域；
[0007]采用相同的工藝條件在所述第一區域和所述第二區域上分別形成第一硅化物層和第二硅化物層，所述第一硅化物層具有第一長度，所述第二硅化物層具有第二長度；
[0008]采用相同的工藝條件分別在所述第一硅化物層和所述第二硅化物層上形成第一接觸層和第二接觸層，所述第一接觸層具有第三長度，所述第二接觸層具有第四長度，所述第一長度、第二長度、第三長度和第四長度中至少有兩個不同；
[0009]獲取所述第一硅化物層和所述第一接觸層共同構成的第一電阻，以及所述第二硅化物層和所述第二接觸層共同構成的第二電阻；以及
[0010]根據所述第一電阻、第二電阻、第一長度、第二長度、第三長度和第四長度獲取所述第一硅化物層和所述第二硅化物層的片電阻值。
[0011]可選地，所述第一長度、第二長度和第三長度相等并小于所述第四長度。
[0012]可選地，所述第一長度和所述第二長度相等，所述第三長度和所述第四長度不相等并均大于所述第一長度。
[0013]可選地，還包括:分別在所述第一接觸層和所述第二接觸層上采用相同的工藝形成連接結構，所述連接結構包括:分別與所述第一接觸層和所述第二接觸層的兩端相電連接的第一金屬層，與所述第一金屬層電連接的通孔，以及與所述通孔電連接的第二金屬層。
[0014]可選地，所述第一金屬層和所述第二金屬層為鎢。
[0015]可選地，所述第一區域和所述第二區域均包括有源區和隔離區，所述第一硅化物層和所述第二硅化物層位于有源區，所述第一接觸層和所述第二接觸層位于有源區和隔離區。
[0016]相應地，本發明提供一種測量硅化物層片電阻值的結構，包括:
[0017]襯底，包括第一區域和第二區域；
[0018]采用相同的工藝條件分別在所述第一區域和所述第二區域形成的第一硅化物層和第二硅化物層，所述第一硅化物層具有第一長度，所述第二硅化物層具有第二長度；以及
[0019]采用相同的工藝條件分別在所述第一硅化物層和所述第二硅化物層上形成的第一接觸層和第二接觸層，所述第一接觸層具有第三長度，所述第二接觸層具有第四長度，所述第一長度、第二長度、第三長度和第四長度中至少有兩個不同。
[0020]可選地，所述第一長度、第二長度和第三長度相等并小于所述第四長度。
[0021]可選地，所述第一長度和所述第二長度相等，所述第三長度和所述第四長度不相等并均大于所述第一長度。
[0022]可選地，還包括:分別在所述第一接觸層和所述第二接觸層上采用相同的工藝形成的連接結構，所述連接結構包括:分別與所述第一接觸層和所述第二接觸層的兩端相電連接的第一金屬層，與所述第一金屬層電連接的通孔，以及與所述通孔電連接的第二金屬層。
[0023]可選地，所述第一金屬層和所述第二金屬層為鎢。
[0024]可選地，所述第一區域和所述第二區域均包括有源區和隔離區，所述第一硅化物層和所述第二硅化物層位于有源區，所述第一接觸層和所述第二接觸層位于有源區和隔離區。
[0025]與現有技術相比，本發明具有以下優點:
[0026]通過將第一、第二硅化物層以及第一、第二接觸層的長度設置為至少有一個不同，使得所述第一硅化物層與第一接觸層的組合具有第一電阻值，所述第二硅化物層與第二接觸層的組合具有第二電阻值，且所述第一電阻值與所述第二電阻值不相同。從而可以根據測得的不同的電阻值以及已知的各硅化物層、接觸層的長度，獲得硅化物層的片電阻值。由于在求得硅化物層的片電阻值時，考慮了對組合的電阻值具有較大影響的接觸層的片電阻值，因此結果更為精確。
【附圖說明】
[0027]圖1示出了本發明實施例的測量硅化物層片電阻值的方法的流程示意圖。
[0028]圖2至圖5示出了形成測量硅化物層片電阻值的中間結構的剖面示意圖。
【具體實施方式】
[0029]傳統的測量工藝，通過在硅化物層兩端施加電壓，并測得硅化物層中流經的電流，以獲得硅化物層的電阻值。然而，采用自對準硅化物工藝形成的器件中，硅化物層上覆蓋有一層電阻較小的接觸層。若采用傳統的測量工藝，獲得的是硅化物層與覆蓋其上的接觸層構成的并聯電路的電阻，測量結果不精確。
[0030]因此，發明人提供一種測量硅化物層片電阻值的方法。圖1示出了本發明實施例的測量硅化物層片電阻值的方法的流程示意圖，所述方法包括:
[0031]步驟S101，提供襯底，所述襯底包括第一區域和第二區域；
[0032]步驟S103，采用相同的工藝條件在所述第一區域和所述第二區域上分別形成第一硅化物層和第二硅化物層，所述第一硅化物層具有第一長度，所述第二硅化物層具有第二長度；
[0033]步驟S105，采用相同的工藝條件分別在所述第一硅化物層和所述第二硅化物層上形成第一接觸層和第二接觸層，所述第一接觸層具有第三長度，所述第二接觸層具有第四長度，所述第一長度、第二長度、第三長度和第四長度中至少有兩個不同；
[0034]步驟S107，獲取所述第一硅化物層和所述第一接觸層共同構成的第一電阻，以及所述第二硅化物層和所述第二接觸層共同構成的第二電阻；以及
[0035]步驟S109，根據所述第一電阻、第二電阻、第一長度、第二長度、第三長度和第四長度獲取所述第一硅化物層和所述第二硅化物層的片電阻值。
[0036]下面將結合具體的實施例對本發明的技術方案進行詳細的說明。圖2至圖5示出了形成測量硅化物層片電阻值的中間結構的剖面示意圖。
[0037]參考圖2，執行步驟S101，提供襯底20，所述襯底20包括第一區域210和第二區域230。
[0038]所述襯底20可以是一塊半導體晶圓或一塊半導體晶圓的一部分。一些實施例中，所述襯底20包括位于所述半導體晶圓的空白區域，即不用形成半導體器件的區域。所述第一區域210和所述第二區域230 (圖2中用虛線框出)分別用于形成測試結構。以下具體說明如何形成測試結構并利用形成的測試結構測量硅化物層的片電阻值。
[0039]參考圖3，執行步驟S103，采用相同的工藝條件在所述第一區域210和所述第二區域230上分別形成第一硅化物層211和第二硅化物層231，所述第一硅化物層211具有第一長度，所述第二硅化物層231具有第二長度。
[0040]相同的工藝條件，是指形成所述第一硅化物層211和所述第二硅化物層231的工藝采用的材料相同，沉積、退火等工藝參數也相同，形成的硅化物層具有基本相同的材料成分以及橫截面，因此大體具有相同的片電阻值。在一些實施例中，所述第一硅化物層211和所述第二硅化物層231，與半導體晶圓其他區域上形成的硅化物層(即實際所需形成的半導體器件中的硅化物層)，在同一工藝中形成。因此，測量所述第一硅化物層211和所述第二硅化物層231的片電阻值，能夠獲得實際所需形成的硅化物層的片電阻值。
[0041 ] 具體地，一些實施例中，所述第一區域210和所述第二區域230分別包括第一有源區213和第二有源區233，并分別形成第一隔離區215和第二隔離區235。然后，在所述第一區域210和所述第二區域230上分別覆蓋金屬，例如金屬鎳，并進行退火。與所述第一有源區213和所述第二有源區233接觸的金屬在退火工藝中與硅相結合形成硅化物。與所述第一隔離區215和所述第二隔離區235接觸的金屬在退火工藝中未形成硅化物，并被后續例如酸洗工藝所去除。由此，形成如圖3所示的結構。上述工藝步驟模擬在晶圓其他區域上形成半導體器件的過程，從而使得測試結構中的硅化物層與半導體器件中的硅化物層的片電阻值一致或基本一致。
[0042]所述第一硅化物層211具有第一長度(圖3中L1所示)，所述第二硅化物層231具有第二長度(圖3中L2所示)。
[0043]參考圖4，執行步驟S105，采用相同的工藝條件分別在所述第一硅化物層211和所述第二硅化物層231上形成第一接觸層217和第二接觸層237，所述第一接觸層217具有第三長度，所述第二接觸層237具有第四長度，所述第一長度、第二長度、第三長度和第四長度中至少有兩個不同。
[0044]在步驟S105中所述的采用相同的工藝條件，與步驟S103中所述的采用相同的工藝條件具有類似的含義，目的即分別在形成具有大體相等片電阻值的接觸層。一些實施例中，所述第一接觸層217和所述第二接觸層237，與半導體晶圓其他區域上形成的接觸層(即實際所需形成的半導體器件中的接觸層)，在同一工藝中形成。一些實施例中，所述第一接觸層217和所述第二接觸層237的材料為鎢。
[0045]如圖4所示，所述第一接觸層217和所述第二接觸層237不僅分別覆蓋所述第一硅化物層211和所述第二硅化物層231，還分別覆蓋所述第一隔離區215和所述第二隔離區235。因此，所述第一接觸層217具有的第三長度(圖4中L3所示)和所述第二接觸層237具有的第四長度(圖4中L4所示)通常大于其各自對應的硅化物層的長度。當然，上述配置可以改變，例如，所述第三長度與所述第一長度相等。
[0046]所述第一長度、第二長度、第三長度和第四長度中至少有兩個不同。一些實施例中，所述第一長度、第二長度和第三長度相等并小于所述第四長度。一些實施例中，所述第一長度和所述第二長度相等，所述第三長度和所述第四長度不相等并均大于所述第一長度。上述長度的具體配置均可改變，只需形成兩個具有不同電阻構成的電路，即所述第一硅化物層211和所述第一接觸層217構成的第一電路，以及所述第二硅化物層231和所述第二接觸層237構成的第二電路。
[0047]參考圖5，執行步驟S107