一種溝槽隔離式的半導體結構及其制造方法
【技術領域】
[0001]本發明涉及地半導體技術，更具體地，涉及一種溝槽隔離式的半導體結構及其制造方法。
【背景技術】
[0002]半導體集成電路的制造工藝主要包括在半導體襯底的表面的有源區中形成諸如晶體管等器件，這些器件需要通過隔離結構相互隔離。溝槽隔離結構常被用作隔離半導體襯底的有源區。因此溝槽隔結構的是半導體器件制造中常見的結構和工藝步驟。
[0003]圖1為現有技術實現的一種溝槽隔離式半導體結構的結構圖，該結構主要包括半導體襯底、溝曹隔離區、層間介質層、通過溝槽限定的有源區以及金屬插塞和金屬互連層。形成該結構的工藝步驟為包括:步驟a、在半導體襯底I上形成溝槽2，以限定有源區；步驟b、在溝槽2中填充隔離材料3，以形成溝槽隔離區；步驟C、去除半導體襯底I及溝槽之上的多余的隔離材料，以在溝槽之間的有源區中制作有源器件，例如先形成體區4，再在體區4上形成源區5 ;步驟d、在有源區及溝槽的表面覆蓋層間介質層6 ;步驟e、形成貫穿層間介質層且與有源區的有源器件相接觸的金屬插塞7 ;步驟f、在層間介質層6之上形成與金屬插塞7接觸的金屬互連層8，以形成有源器件的電極。
[0004]由上可見，現有技術實現的溝槽隔離式半導體結構，在形成溝槽隔離區時，需要專門設置一個填充溝槽的工藝步驟，增加了制造工藝流程的復雜度，且半導體器件在溝槽填充之后再形成，不利于減少形成半導體器件時需要用到的光刻工藝的次數，不能降低器件的制造成本。
【發明內容】
[0005]有鑒于此，本發明的目的在于提供一種溝槽隔離式的半導體結構及其制造方法以解決現有技術中由于需要專門設置溝槽填充工藝而造成工藝流程復雜和制造成本高的問題。
[0006]一種溝槽隔離式的半導體結構，包括:
[0007]第一摻雜類型的半導體層，具有交替排列的源區和隔離區；
[0008]有源器件，位于所述有源區內；
[0009]溝槽，位于所述隔離區內；
[0010]層間介質層，至少覆蓋于所述有源器件之上且填充于所述溝槽中。
[0011]優選的，所述的半導體結構還包括位于所述層間介質層之上的金屬互連層，所述金屬互連層通過貫穿于所述層間介質層的金屬插塞與所述有源器件相接觸。
[0012]優選的，所述層間介質層的厚度不小于所述溝槽的寬度的二分之一。
[0013]優選的，所述有源器件包括位于所述有源區中的第二摻雜類型的體區以及位于所述體區中的第一摻雜類型的源區。
[0014]優選的，所述金屬插塞與所述源區相接觸。
[0015]優選的，所述第一摻雜類型的半導體層為半導體襯底或位于半導體襯底上的外延層O
[0016]一種溝槽隔離式的半導體結構的制造方法，包括:
[0017]提供第一摻雜類型的半導體層，所述半導體層具有交替排列的有源區和隔離區；
[0018]在所述有源區內制作有源器件；
[0019]在所述半導體層中形成溝槽，；
[0020]在所述有源區以及溝槽之上形成層間介質層，使所述層間介質層覆蓋于所述有源器件之上且填充于所述溝槽中。
[0021]優選的，所述的制造方法還包括形成貫穿于所述層間介質層且延伸至所述有源器件內的金屬插塞，且在所述層間介質層上形成與所述金屬插塞相接觸的金屬互連層。
[0022]優選的，使述層間介質層的厚度不小于所述溝槽的寬度的二分之一。
[0023]優選的，在所述有源區內制作有源器件包括:
[0024]在所述有源區的表面注入第二摻雜劑，以在所述有源區內形成第二摻雜類型的體區；
[0025]在所述第二摻雜類型的表面注入一摻雜劑，以在所述體區內形成第一摻雜類型的源區。
[0026]優選的，使所述金屬插塞與所述源區相接觸。
[0027]優選的，所述的制造方法，還包括在半導體襯底表面注入第一摻雜劑，以形成所述半導體層，或者在半導體襯底上生長第一摻雜類型的外延層作為所述半導體層。
[0028]由上可見，在本發明提供的制造溝槽隔離式的半導體結構的方法中，在制作用于隔離的溝槽之前，先在半導體層的有源區內形成有源器件，然后再在半導體層的隔離區形成溝槽，最后在形成保護有源器件的層間介質層時，使層間介質層填充溝槽，以與溝槽一塊形成溝槽隔結構，從而無需額外增加溝槽填充工藝，簡化了所述半導體結構的制造流程，降低了制造成本。此外，有源制作有源器件在溝槽形成之前，還可減少制作有源器件的光刻工藝次數。
【附圖說明】
[0029]通過以下參照附圖對本發明實施例的描述，本發明的上述以及其他目的、特征和優點將更為清楚，在附圖中:
[0030]圖1為現有技術實現的一種溝槽隔離式半導體結構的結構圖；
[0031]圖2a_2d為根據本發明實施例的制造溝槽隔離式的半導體結構的方法的各階段的截面圖。
【具體實施方式】
[0032]以下將參照附圖更詳細地描述本發明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟后獲得的結構。在下文中描述了本發明的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。
[0033]圖2a_2d為根據本發明實施例的制造溝槽隔離式的半導體結構的方法的各階段的截面圖。
[0034]請參考圖2d(本發明提供的半導體結構沿溝槽排列方向的截面圖)所示，本發明提供的溝槽隔離式的半導體結構包括:第一摻雜類型的半導體層1，其具有交替排列的有源區A與隔離區B ;位于有源區A中的有源器件，其可包括位于有源區A中的體區2以及位于體區中的源區3 ;位于隔離區B中的溝槽4，即可通過溝槽2限定有源區A ;層間介質層5，至少覆蓋于所述有源器件之上且填充所述溝槽4。
[0035]本發明提供的半導體結構還可進一步包括位于所述層間介質層5之上的金屬互連層7，金屬互連層7通過貫穿層間介質層的金屬插塞6與有源區的有源器件相連。有源區的有源器件諸如金屬氧化物半導體場效應晶體管(MOSFET)、絕緣柵雙極型晶體管(IGBT)等等。在本申請實施例中，有源區的有源器件為M0SFET，其可包括位于有源區A中(如位于有源區的表面)的第二摻雜類型的體區2以及位于體區2 (如位于體區的表面)中的第一摻雜類型的源區3，則金屬插塞6與源區3相接觸，與金屬插塞6相接觸的金屬互連層作為MOSFET的源電極。所述有源區A與隔離區B交替排列于半導體層I中，且溝槽4形成于隔離區B中，則可通過溝槽4所限定的有源區B所在的位置，即位于溝槽之間的區域為一個有源區A。位于有源區A的MOSFET還包括漏區與柵區(圖中未畫出)，柵區通常包括柵介質層以及位于柵介質層上的柵極。若MOSFET為橫向M0S，則體區2中(如體區的表面)還包括第一摻雜類型的漏區，漏區與源區之間為柵區；若該MOSFET為縱向M0S，則所述第一摻雜類型的半導體層下方(溝槽4由半導體層I的上方向下方延伸，則下方是指溝槽延伸的方向)還包括第一摻雜類型的漏區，柵區則位于所述第一摻雜類型的源區3之間。第一摻雜類型的半導體層I為半導體襯底(如第一摻雜類型的硅襯底)或為位于半導體襯底上的外延層。若第一摻雜類型的半導體層I為半導體襯底時，該半導體襯底中還包括第一摻雜類型的阱區，該阱區包括有源區與隔離區，溝槽4以及有源器件可均位于該阱區之中。
[0036]在本發明提供的半導體結構中，層間介質層5通常為絕緣性較好的材料形成，其位于包含有源器件的有源區之上，且填充溝槽4，可在保護有源器件不被污染的同時，還能與溝槽4 一塊形成溝槽隔離結構。為了使溝槽4完全被層間介質層5填充滿，以保障隔離效果，層間介質層5的厚度通常要不小于溝槽寬度的二分之一。
[0037]由上可見，在本發明提供的溝槽式隔離式半導體結構中，層間介質層在覆蓋有源區的有源器件之上的同時，還填充于用于隔離的溝槽之中，既能保護有源器件不被污染，又能與溝槽一塊形成隔離區，因此無需而外的再在溝槽中添加其它填充材料來形成溝槽隔離區，可簡化所述半導體結構形成的工藝步驟，降低生產成本。
[0038]據本發明實施例的制造溝槽隔離式的半導體結構的方法主要包括下述工藝過程。
[0039]參考圖2a，首先，提供具有交替排列的有源區A和隔離區B的第一摻雜類型的半導體層1，然后在有源區A內制作有源器件。。
[0040]在有源區A內制作的源器件諸如金屬氧化物半導體場效應晶體管(MOSFET)、絕緣柵雙極型晶體管(IGBT)等等。在本申請實施例中，在有源區制作的有源器件為M0SFET，其制作過程可包括在有源區A的表面注入第二摻雜劑，以在所述有源區內形成第二摻雜類型的體區2，即體區2形成于半導體層I的表面，再在體區2的表面注入第一摻雜劑，以在體區2中形成第一摻雜類型的源區3。由于有源器件在溝槽4形成之前形成，隔離區域B在形成有源器件時可無需利用掩模保護，因為就算在隔離區內制作了有源器件，也會被后續的溝槽工藝給去除掉。因此，本發明可不使用掩模工藝，而在整個半導體層I的表面注入第二摻雜劑以形成體區2，然后再在體區2上形成源區3，如圖2