集成電路裝置及其制造方法
【技術領域】
[0001]本發明是關于一種集成電路裝置及其制造方法，特別是關于一種可避免鄰近的導電層短路的連接器存取區域設計及其制造方法。
【背景技術】
[0002]集成電路的尺寸持續變得更小，以便配合一既定面積中的更多電路。多層集成電路已經使在一組平行導電層中的導電層的寬度，以及分離導電層的介電層的寬度縮小。然而，關于層間連接器(包括接觸個別的導電層的插塞及通道)的側向尺寸或直徑常常是足夠大的，以能使單一層間連接器接觸兩個鄰近的導電層的可能性已經變成一項間題。雖然已因應于此關鍵所在來設計各種機構，但是沒有一種對于所有情況而言都是理想的。舉例而言，請參見下述共同審理中的美國專利申請案號:13/049，303，其申請日為2011年3月16日，名稱為「供具有疊層接觸層的IC裝置用的減少的掩模數目」；及13/114,931，申請日為2011年5月24日，名稱為「多層連接構造及其制造方法」。
【發明內容】
[0003]關于于下所討論的各種例子，如果一個與一導電層的一特定接觸區域接觸的層間連接器的尺寸及/或位置被設計成使其伏在一鄰近導電層的一部分上面，則不存在有傷害，因為那部分的鄰近導電層并不會導電。
[0004]一種集成電路裝置，包括一組平行導體及層間連接器。此組平行導體朝一第一方向延伸。導體包括一組位于不同導體上的導電接觸區域。接觸區域定義一接觸平面，并使導體延伸在接觸平面下方。一組接觸區域定義一條與第一方向夾出一斜角的線。層間連接器系與接觸區域電性接觸，并延伸在接觸平面上方。至少某些層間連接器伏在鄰接于接觸區域的導電體上面，但與鄰接于接觸區域的導電體電性地隔離，層間連接器系與這些接觸區域電性接觸。
[0005]另一種集成電路裝置，包括多個導電層、多個介電層以及刻蝕停止層。多個導電層彼此互相平行且朝第一方向延伸。多個介電層系與多個導電層平行且交錯排列。第一刻蝕停止層位于介電層及導電層之上，且不與導電層接觸。
[0006]在集成電路裝置的某些例子中，此組平行導體包括一組導電層，而接觸平面大致垂直于導電層。在某些例子中，導電層具有大致與接觸平面對準的上部邊緣，且一電性絕緣材料覆蓋除了接觸區域以外的這些上部邊緣。在某些例子中，導電層具有階梯狀的上部邊緣，階梯狀的上部邊緣包括接觸區域及在接觸平面下方的隔開的凹槽區域，而電性絕緣材料覆蓋凹槽區域。在某些例子中，斜角小于45°，且可以是5°至27°。在某些例子中，接觸區域沿著第一方向比沿著一垂直于第一方向及平行于接觸平面的橫向來得長。
[0007]—種與一集成電路裝置一起使用的方法系用以于構建與導體電性接觸的層間連接器，集成電路裝置包括一連接器存取區域，而連接器存取區域包括朝一第一方向延伸的一組平行導體。導電接觸區域系形成于不同的導體上，接觸區域定義一接觸平面，導體延伸在接觸平面下方。此形成步驟包括:沿著一條與第一方向夾出一斜角的線來為此組接觸區域定方位。層間連接器系被構建成與接觸區域電性接觸，層間連接器延伸在接觸平面上方。至少某些層間連接器伏在鄰接于接觸區域的導電體上面，層間連接器系與這些接觸區域電性接觸；然而，這種覆蓋的層間連接器系與鄰近的導電體電性地隔離。
[0008]一種集成電路裝置的制造方法，包括形成平行且朝第一方向延伸的多個導電層，各導電層上具有絕緣層與刻蝕停止層。形成多個介電層于多個導電層之間，介電層系與導電層交錯排列。形成第一刻蝕停止層于介電層及導電層之上，且不與導電層接觸。
[0009]在某些例子中，此形成步驟包括沿著此線遮蔽集成電路裝置的一部分，并刻蝕未被遮蔽的導體的那些部分。在某些例子中，此形成步驟包括沿著此線遮蔽集成電路裝置的一部分，并氧化未被遮蔽的導體的那些部分。在某些例子中，此形成步驟包括沿著一條與第一方向夾出小于45°的斜角的線來為此組接觸區域定方位，而于其他例子中，此形成步驟包括沿著一條與第一方向夾出5°至27°的斜角的線來為此組接觸區域定方位。在某些例子中，此形成步驟系被實現以構建接觸區域，其沿著第一方向比沿著一垂直于第一方向及平行于接觸平面的橫向來得長。
[0010]在其他例子中，此形成步驟更包括:沉積一第一介電層于集成電路裝置上方以覆蓋接觸平面；沉積一第二介電層于第一介電層上；建立一第一組溝道，其完全地通過第二介電層及部分地通過第一介電層，以能使第一組溝道具有在接觸平面上方的隔開的底部，第一組溝道沿著一橫貫于第一方向的第二方向被定方位；以及以與第一組溝道相交并露出這些接觸區域的方式，沿著此線建立一第二中斷溝道于第一介電層中，而沒有通過第二介電層。第二介電層沉積步驟可能使用一種建立硬性掩模作為第二介電層的材料被實現。
[0011]通過檢閱以下圖式、詳細說明及權利要求范圍，可以理解本發明的其他實施樣態及優點。
【附圖說明】
[0012]圖1為顯示層間連接器如何由于層間連接器的側向尺寸或誤置或兩者而可能電連接至鄰近的導電層的已知技術集成電路(IC)裝置的一部分的簡化三維圖。
[0013]圖2為類似于圖1的視圖，其顯示提供一條線的導電接觸區域的概念，此條線的接觸區域定義一接觸平面，于接觸平面的其余導電層不具有導電性。
[0014]圖3顯示圖2的構造，其中一連串的層間連接器是從接觸區域延伸并大致垂直于接觸平面被定方位。
[0015]圖4顯示圖2的構造，其中層間連接器系被配置以接觸接觸區域并大致平行于接觸平面延伸。
[0016]圖5-圖8A顯示用以建立與導電層接觸的層間連接器的第一方法。
[0017]圖5顯示具有光刻膠掩模的IC裝置的連接器存取區域，光刻膠掩模沿著一條與導電層的方向夾出一銳角而被定方位的線而形成于連接器存取區域的上表面上。
[0018]圖5A為沿著圖5的線5A-5A的簡化剖面圖，其顯示掩模如何于那個位置沿著掩模伏在單一層間連接器上面。
[0019]圖6顯示在刻蝕未被掩模覆蓋的導電層的部分以建立溝道之后的圖5A的構造。
[0020]圖6A為在移除掩模之后的圖6的構造的三維視圖，其顯示在溝道之內的導電層的延伸部。
[0021]圖7顯示在一種填滿溝道并覆蓋被刻蝕構造的上表面的刻蝕停止材料的沉積之后的圖6A的構造。
[0022]圖7-圖8A顯示應用至圖7的構造以建立圖8及圖8A的構造的額外沉積、圖案化及刻蝕步驟，其中層間連接器經由導電層的延伸部電連接至選擇的導電層。
[0023]圖9A-圖11顯示圖5-圖8A的例子的替代方案。
[0024]圖9A-圖9U顯不一順序的步驟,其中圖5的光刻膠掩模材料系被一介電掩模材料置換，伴隨著氧化所產生的構造。因此露出的導電層的上部氧化并變成導電的，從而有效地降低它們的高度，如圖9L所示。然后，形成與導電層的延伸部接觸的層間導體。
[0025]圖1OA-圖11顯示由圖9A-圖9U的步驟所產生的構造。
[0026]圖12-圖22顯示用以建立與導電層接觸的層間連接器的另一種方法。
[0027]圖12顯示在沉積一個包括一下介電層及一上硬性掩模層的隔離層之后，圖5的IC裝置的連接器存取區域，但沒有光刻膠圖案化的掩模。
[0028]圖13為在建立一圖案化的光刻膠層于硬性掩模層上之后的圖12的構造的俯視平面圖，其中硬性掩模層定義一連串垂直于導電層的方向被定方位的第一間隙。
[0029]圖13A為在刻蝕圖13的構造以于圖案化的光刻膠層中的于第一間隙構建溝道之后的沿著圖13的線13A-13A的剖面圖，這些溝道經由硬性掩模層及經由介電層分開。
[0030]圖13B為沿著圖13的線13B-13B的剖面圖。
[0031]圖14為在移除圖案化的光刻膠層之后的圖13A及圖13B的構造的三維視圖。
[0032]圖15及圖15A為圖14的構造的三維及俯視平面圖，其顯示位于定義一第二間隙的硬性掩模層上的一第二圖案化的光刻膠層。如于圖5所示，第二間隙系被定方位成與導電層的方向夾出一銳角，從而越過一些第一間隙。
[0033]圖15B及圖15C為沿著圖15A的線15B-15B及15C-15C的剖面圖。
[0034]圖16A及圖16B為在刻蝕由第二間隙(由第二圖案化的光刻膠層所定義)露出的介電材料之后，沿著圖16的線16A-16A及16B-16B的剖面圖，藉以暴露出導電層的上端的部分。
[0035]圖17及圖17A為顯示位于一導電層的上端的一接觸區域的