閃存存儲單元及其制備方法
【技術領域】
[0001]本發明屬于半導體器件的制造領域，涉及一種閃存存儲單元及其制備方法。
【背景技術】
[0002]閃存存儲器(Flash Memory，簡稱閃存)是一種發展很快的非揮發性半導體存儲器，是一種可編程擦除、非易失性存儲元件，既具有半導體存儲器讀取速度快、存儲容量大的優點，又克服了切斷電源便損失所存數據的缺陷，已成為業界研究的主流之一。閃存存儲器已被應用在數以千計的產品之中，包括移動電話、筆記本電腦、掌上電腦和U盤等移動設備、以及網絡路由器和艙內錄音機這樣的工業產品中。研制低功耗、具有高可靠性和能夠快速存儲的閃存存儲器單元是閃存技術發展的重要推動力。
[0003]典型的閃存存儲器主要是由浮柵(Floating Gate)與控制柵(Control Gate)所構成，控制柵設置于浮柵之上且二者之間以阻擋氧化層相隔，同時浮柵與襯底之間以隧穿氧化層(Tunnel Oxide)相隔。
[0004]目前市場上流行的閃存陣列主要以NOR(或非門)型陣列結構和NAND (與非門)型陣列結構為主流，其中，NOR閃存存儲器(NOR Flash)在存儲格式和讀寫方式上都與常用的內存相近，支持隨機讀寫，具有較高的速度。
[0005]請參閱圖1至圖4，現有技術中制備閃存存儲單元時，首先，如圖1的SlOl及圖2所示，對半導體襯底301制備淺溝槽隔離302以隔離出有源區3011，其中，所述有源區3011表面自下而上依次形成有隧穿氧化層303、浮柵304及氮化硅硬掩膜305，且所述隔離結構302表面與所述浮柵304上的氮化娃硬掩膜305表面在同一平面上；而后，如圖1的S102及圖3所示，去除部分所述隔離結構302直至暴露所述浮柵304，之后去除所述第一硬掩膜305 ;然后，如圖1的S103及圖4所示，在步驟S102獲得的結構表面形成阻擋氧化層306及控制柵307。
[0006]半導體技術在摩爾定律的驅動下持續地朝更小的工藝節點邁進。隨著半導體技術的不斷進步，提升產品內部元件集成度的同時，要求閃存存儲器單元的尺寸越來越小，同時，隨著器件的功能不斷強大，半導體制造難度也與日俱增。
[0007]如何在小尺寸(0.13um或者以下)條件下保證穩定的閃存存儲功能(擦寫速度)和高可靠性成為了閃存存儲器技術發展的前沿。其中，浮柵是最重要的部分，研究浮柵的特性是研究這類閃存存儲器的核心。同時，柵的稱合系數(gate coupling rat1)研究或者說浮柵耦合電位的研究是最重要的環節，因為浮柵耦合電壓決定了寫入和擦除的能力和效率。
[0008]在現有技術中，如圖4所示，閃存存儲器存儲單元的浮柵和控制柵的接觸面積受到一定局限，從而影響柵的耦合系數的增加，導致較低的存儲單元的額定漏電流(Driancurrent rating)和較低的閃存存儲器的擦除速度。
【發明內容】
[0009]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種閃存存儲單元及其制備方法，用于解決現有技術中閃存存儲器存儲單元的浮柵和控制柵的接觸面積受到一定局限影響柵耦合系數的增加從而導致較低的存儲單元的額定漏電流和較低的閃存存儲器的擦除速度的問題。
[0010]為實現上述目的及其他相關目的，本發明提供一種閃存存儲單元的制備方法，所述制備方法至少包括以下步驟:
[0011]I)提供一自下而上依次形成有隧穿氧化材料層、浮柵材料層、第一硬掩膜、第二硬掩膜及光刻膠的半導體襯底，去除部分所述光刻膠直至暴露所述第二硬掩膜，以形成包括至少一個條狀結構的光刻膠；
[0012]2)以所述光刻膠為阻擋層，依次刻蝕所述第二硬掩膜及第一硬掩膜，而后去除所述第二硬掩膜，以形成包括至少一個條狀結構的第一硬掩膜；
[0013]3)在所述條狀結構的第一硬掩膜兩側形成側墻結構，而后去除所述第一硬掩膜并保留所述側墻結構，以使所述浮柵材料層上形成有偶數個側墻結構；
[0014]4)以所述側墻結構為阻擋層刻蝕部分所述浮柵材料層至第一深度，而后去除所述側墻結構，以形成具有偶數個凸起結構的浮柵材料層；
[0015]5)在所述浮柵材料層上自下而上依次形成第一硬掩膜及光刻膠，制備隔離結構將所述半導體襯底隔離出有源區，去除部分所述隔離結構直至暴露具有偶數個凸起結構的浮柵，而后去除所述第一硬掩膜，其中，所述有源區表面自下而上依次形成有隧穿氧化層、具有偶數個凸起結構的浮柵及第一硬掩膜；
[0016]6)在所述步驟5)獲得的結構表面形成阻擋氧化層及控制柵。
[0017]可選地，當所述條狀結構的光刻膠大于等于兩個時，所述條狀結構的寬度與條狀結構的間距相等，且各該條狀結構的寬度相等。
[0018]可選地，所述條狀結構的橫截面至少包括矩形。
[0019]可選地，所述第一深度與浮柵材料層的厚度的比值范圍為O?I之間。
[0020]可選地，各該凸起結構的寬度相等。
[0021]可選地，所述第一硬掩膜的材料至少包括氮化硅；所述第二硬掩膜的材料至少包括氮化硅或氧化硅。
[0022]可選地，所述阻擋氧化層為三層的疊層結構，其中，所述疊層結構的最下層和最上層為氧化娃，所述疊層結構的中間層為氮化娃。
[0023]可選地,所述半導體襯底的材料至少包括娃、娃鍺、絕緣層上娃、絕緣層上娃鍺或絕緣層上鍺。
[0024]可選地，所述隔離結構為淺溝槽隔離或絕緣介質隔離。
[0025]本法明還提供一種閃存存儲單元，至少包括:
[0026]通過隔離結構將半導體襯底隔離出的有源區；
[0027]自下而上依次形成在有源區上的隧穿氧化層、具有偶數個凸起結構的浮柵、阻擋氧化層及控制柵。
[0028]可選地，所述凸起結構與浮柵總厚度的比值范圍為O?I之間。
[0029]可選地，各該凸起結構的寬度相等。
[0030]如上所述，本發明的閃存存儲單元及其制備方法，具有以下有益效果:本發明巧妙的利用偶數個側墻結構作為阻擋層，使位于其下的浮柵材料層形成偶數個且寬度相等的凸起結構，而后保留此凸起結構，并在所述浮柵材料層上制備閃存存儲單元。與現有技術中的浮柵相比較，本發明中的具有偶數個凸起結構的浮柵的輪廓，有利于增大浮柵及控制柵的接觸面積，以提高柵耦合系數，從而提高閃存存儲器的額定漏電流及擦除速度。
【附圖說明】
[0031]圖1顯示為現有技術中制備閃存存儲單元的流程圖。
[0032]圖2至圖4顯示為現有技術中制備閃存存儲單元時各步驟的結構示意圖。
[0033]圖5顯示為本發明的閃存存儲單元的制備方法的流程圖。
[0034]圖6至圖18顯示為本發明閃存存儲單元及其制備方法在實施例一中各步驟的結構示意圖，其中，圖18為本發明實施例二中閃存存儲單元的結構示意圖。
[0035]圖19至圖23顯示為本發明閃存存儲單元及其制備方法在實施例三中各步驟的結構示意圖，其中，圖23為本發明實施例三中閃存存儲單元的結構示意圖。
[0036]元件標號說明
[0037]301、400半導體襯底
[0038]3011,4001有源區
[0039]302淺溝槽隔離
[0040]303,401隧穿氧化層
[0041]304、402浮柵
[0042]305氮化硅硬掩膜
[0043]306、409阻擋氧化層
[0044]307,410控制柵
[0045]403第一硬掩膜
[0046]404第二硬掩膜
[0047]405光刻膠
[0048]406側墻結構
[0049]4021凸起結構
[0050]407隔離結構
[0051]408隔離槽
[0052]SlOl ?S103、S201 ?S206 步驟
【具體實施方式】
[0053]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0054]請參閱圖5至圖23。需要說明的是，以下具體實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0055]如何在小尺寸(0.13um或者以下)條件下保證穩定的閃存存儲功能(擦寫速度)和高可靠性成為了閃存存儲器技術發展的前沿。其中，浮柵是最重要的部分，研究浮柵的特性是研究這類閃存存儲器的核心。同時，