一種高可靠性n型碳化硅縱向金屬氧化物半導體管的制作方法
【技術領域】
[0001]本發明主要涉及高壓功率半導體器件領域，具體來說，是一種高可靠性N型碳化硅縱向金屬氧化物半導體管，適用于航天、航空、石油勘探、核能、雷達與通信等高溫、高頻、大功率、強輻射等極端環境并存的應用領域。
【背景技術】
[0002]碳化硅是近十幾年來迅速發展起來的寬禁帶半導體材料之一。與廣泛應用的半導體材料硅、鍺以及砷化鎵相比，碳化硅具有寬禁帶、高擊穿電場、高載流子飽和漂移速率、高熱導率及高功率密度等優點，是制備高溫、大功率、高頻器件的理想材料。目前美、歐、日等發達國家已經基本解決了碳化硅單晶生長和同質外延薄膜等問題，在大功率半導體器件領域占據主導地位。據報道，2014年I月中國首次實現碳化硅大功率器件的批量生產，在以美、歐、日為主導的半導體領域形成突破。
[0003]縱向金屬氧化物半導體管(VerticalDiffused Metal Oxide Semiconductor，簡稱VDMOS)是一種理想的開關器件和線性放大器件，它具有開關速度快、保真度高、頻率響應好、熱穩定性高等優點，在功率器件中占有極為重要的地位。在傳統的硅基VDMOS中，其電流傳輸能力受限于降低導通電阻和提高擊穿電壓這一對矛盾關系上，為獲得較高的擊穿電壓必須采用高電阻率的漂移區，因此限制了其在高壓電路領域的應用。而碳化硅材料由于具有較大的臨界擊穿電場，在耐壓與面積相同的情況下，碳化硅VDMOS的導通電阻要比硅基VDMOS至少小兩個數量級，因而在高壓應用領域，碳化硅VDMOS具有十分明顯的優勢。
[0004]非鉗位感性負載開關狀態(Unclamped Inductive Switching，簡稱UIS )是一種功率VDMOS器件的非典型開關工作狀態，當器件的負載端存在未經鉗位的電感負載時，在開關關斷瞬間，由于電感負載中的能量不能馬上釋放，會在VDMOS的負載端感生出很高的電壓尖峰，超過器件的體擊穿電壓，使器件在瞬時發生雪崩擊穿。此時，由于較高的碰撞電離率，器件積累區中產生大量高能量的電子空穴對，對于N型VDMOS其中的電子被漏端收集，而空穴則在縱向電場的作用下注入到積累區上方的氧化層中并被其中的陷阱俘獲。在實際應用中，當器件反復受到UIS應力的沖擊時，氧化層中會逐漸注入大量的正電荷，這些正電荷會導致器件的導通電阻與閾值發生嚴重退化，器件的電流密度與結溫迅速增加，最終造成器件失效。由于UIS是一個瞬時的工作狀態，很難完全避免，這需要功率器件具備一定的抗擊UIS沖擊的能力，才能阻止器件的失效。為解決這一困擾，常規的做法是，增大VDMOS器件的面積，提高器件通過大電流的能力，這無疑會增加器件的制造成本；或者改變結構中影響VDMOS器件UIS能力的區域的摻雜濃度，這樣做雖然可以提高器件抗擊UIS沖擊的能力，但會影響其他電學性能參數。
【發明內容】
[0005]本發明就是針對上述問題，提出了一種高可靠性N型碳化硅縱向金屬氧化物半導體管，該結構的器件在保持器件擊穿電壓和導通電阻等其他電學參數基本不變的前提下，有效降低器件表面的局部峰值碰撞電離率和易發生雪崩擊穿的關鍵位置的縱向電場，有效地提高了器件抗擊重復UIS沖擊的能力，延長了器件的使用壽命。
[0006]本發明采用如下技術方案:一種高可靠性N型碳化硅縱向金屬氧化物半導體管，所述高可靠性N型碳化硅縱向金屬氧化物半導體管為軸對稱結構，包括:N型襯底，在N型襯底的一側連接有漏極金屬，在N型襯底的另一側設有N型漂移區，在N型漂移區中對稱設置一對P型基區，在P型基區中設有N型源區和P型體接觸區，在N型漂移區的表面設有絕緣層，在絕緣層的表面設有多晶硅柵，在多晶硅柵及N型源區上設有場氧化層，在N型源區和P型體接觸區連接有源極金屬，其特征在于，絕緣層采用多階柵氧化層結構，其中一階柵氧化層始于一個P型基區內的N型源區的邊界上方、延伸并止于另一個P型基區內的N型源區的邊界，2階及2階以上的柵氧化層位于兩個P型基區之間的N型漂移區的上方，各階柵氧化層的寬度隨著階數的升高逐階變小且相鄰兩階柵氧化層中的高階氧化層覆蓋低階氧化層的中心位置。
[0007]多階柵氧化層整體呈對稱的多級“臺階”狀，所述柵氧化層的多階氧化層結構不局限于2階，可根據應用需求設計為3階或者更多，如果采用3階或者更多階結構，則第二階氧化層的厚度可以設計得更薄。
[0008]與現有技術相比，本發明具有如下優點:
(1)、本發明器件絕緣層采用多階柵氧化層結構，通過增加器件易發生雪崩擊穿的關鍵位置的氧化層厚度降低器件表面局部峰值碰撞電離率和縱向電場，有效地提高了器件的UIS可靠性，延長了器件的使用壽命。圖4為本發明結構的器件與常規結構器件碳化硅與柵氧化層界面的碰撞電離率分布對比圖，如圖所示采用本發明結構可以有效降低器件表面的局部峰值碰撞電離率，減少電子空穴對的產生，從而減少注入到氧化層中的正電荷的數量，提高了器件的UIS可靠性。圖5為采用本發明結構的器件與常規結構器件碳化硅與柵氧化層界面的縱向電場分布對比圖，由圖可見采用本發明結構有助于降低器件表面易發生雪崩擊穿的關鍵位置的縱向電場，進而有效的減小了器件在UIS狀態下發生雪崩擊穿時空穴注入到柵氧化層的概率，提高了器件抗雪崩擊穿的能力，延長了器件的使用壽命。
[0009](2)、本發明的好處在于采用本發明結構的器件與常規器件相比器件的整體擊穿特性和導通電阻基本保持不變。圖6為采用本發明結構器件與常規器件的理想關態擊穿特性比較圖，如圖所示，采用本發明結構對器件理想擊穿電壓的影響幅度很小，對器件擊穿特性的影響幾乎可以忽略不計。圖7為采用本發明結構器件與常規器件的開態1-V特性比較圖，如圖所示，因為本發明著重設計了多階柵氧化層的尺寸以及和P型基區的位置關系，使多階氧化層對器件的溝道區和漂移區電阻的影響降到最低，因此本發明結構的器件與常規器件的導通電阻相差不大。
[0010](3)、本發明增加了多晶硅柵和漂移區交疊部分的距離，減小了柵氧化層電容和耗盡區電容，有效減小器件開啟所需要的電荷量(Qg)，降低器件的開關損耗，提高器件的開關速度。
[0011](4)、基于本發明的原理，還可以把柵氧化層做成3階或者更多，如圖3所示。需要指出的是，如果采用3階氧化層，則第二階氧化層的厚度可以設計得更薄，這使對應該位置的縱向電場和局部峰值碰撞電離率分布的更加均勻，從而可以進一步解決縱向電場和局部峰值碰撞電離率的均勻分布問題，如圖4和圖5所示，同時，器件的導通電阻和擊穿電壓與原結構的差別也更小，如圖6和圖7所示。
[0012](5)、本發明器件的制造與現有工藝完全兼容，而且制作工藝也十分簡單，僅需在制造常規結構工藝流程的基礎上增加柵氧化層的厚度，同時增加一步刻蝕工藝將柵氧化層做成多階結構即可。
【附圖說明】
[0013]圖1是常規結構的N型碳化硅縱向金屬氧化物半導體管的器件結構剖面圖。
[0014]圖2是采用本發明改進后的具有2階柵氧化層的高可靠性N型碳化硅縱向金屬氧化物半導體管的器件結構剖面圖。
[0015]圖3是采用本發明改進后的具有3階柵氧化層的高可靠性N型碳化硅縱向金屬氧化物半導體管的器件結構剖面圖。
[0016]圖4是采用本發明結構的器件與常規器件沿碳化硅和二氧化硅接觸面橫切面方向的碰撞電離率分布比較圖。可以看出因為關鍵位置處氧化層變厚，采用本發明結構的器件與常規器件相比局部峰值碰撞電離率明顯降低，可以有效減少電子空穴對的產生，從而減少注入到氧化層中的正電荷的數量，提高了器件的UIS可靠性。
[0017]圖5是采用本發明結構的器件與常規器件沿碳化硅和二氧